3组合逻辑电路习题解答 .pdfVIP

自我检测题

1．组合逻辑电路任何时刻的输出信号.与该时刻的输入信号有关.与以前的输入信

号无关。

2．在组合逻辑电路中.当输入信号改变状态时.输出端可能出现瞬间干扰窄脉冲的现象

称为竞争冒险。

3．8线—3线优先编码器74LS148的优先编码顺序是I、I、I、…、I.输出为

7650

YYY。输入输出均为低电平有效。当输入III…I为时.输出YYY为

2107650210

010。

4．3线—8线译码器74HC138处于译码状态时.当输入AAA=001时.输出Y~Y=

21070。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。

6．根据需要选择一路信号送到公共数据线上的电路叫数据选择器。

AB

7．一位数值比较器.输入信号为两个要比较的一位二进制数.用、表示.输出信号为

比较结果：Y、Y和Y.则Y的逻辑表达式为AB。

ABABABAB

(＞)(＝)(＜)(＞)

8．能完成两个一位二进制数相加.并考虑到低位进位的器件称为全加器。

9．多位加法器采用超前进位的目的是简化电路结构×。（√.×）

10．组合逻辑电路中的冒险是由于引起的。

A．电路未达到最简B．电路有多个输出

C．电路中的时延D．逻辑门类型不同

11．用取样法消除两级与非门电路中可能出现的冒险.以下说法哪一种是正确并优先考

虑的？

A．在输出级加正取样脉冲B．在输入级加正取样脉冲

C．在输出级加负取样脉冲D．在输入级加负取样脉冲

12．当二输入与非门输入为变化时.输出可能有竞争冒险。

A．01→10B．00→10C．10→11D．11→01

13．译码器74HC138的使能端EEE取值为时.处于允许译码状态。

123

A．011B．100C．101D．010

14．数据分配器和有着相同的基本电路结构形式。

A．加法器B．编码器C．数据选择器D．译码器

15．在二进制译码器中.若输入有4位代码.则输出有个信号。

A．2B．4C．8D．16

A=AAB=BBABFF

16．比较两位二进制数和.当＞时输出=1.则表达式是

1010

。

..

A．FAB