“数字电子技术基础”复习题(时序电路部分) - 副本 .pdfVIP

“数字电子技术基础”复习题（时序电路部分）

一、触发器

1．构造一个模6计数器需要个状态，个触发器。

2．D触发器的特征方程为，JK触发器的特征方程为_____________。

3．时序逻辑电路中一定是含（）。

A.触发器B.组合逻辑电路C.移位寄存器D.译码器

4．若将D触发器的D端连在Q端上，经100个脉冲后，它的次态Q（t+100）=0，则现态

Q（t）应为（）。

A.0B.1C.与原状态无关

5．要使JK触发器的输出Q从1变成0，它的输入信号JK应为（）。

A.00B.01C.10D.无法确定

6．欲使D触发器实现同步置0，必须要使输入端D=（），且时钟脉冲CP（）沿

后有效。

7.构成一个1位十进制同步加法计数器至少需要（）个JK触发器，一个1位5进

制同步加法计数器至少需要（）个JK触发器。

8．图示电路中，当CP有效沿到来后，次态应为（）。

Qn1

A．1B．0C．QnD．Qn

9.图示电路，按照逻辑功能，它应是（）触发器。

A．RSB．TC．DD．T

10．电路及CP和K的波形如图。

（1）写出电路次态输出Qn1的逻辑表达式；

（2）对应画出Q、Q的波形。

11.已知CMOSJK触发器各输入端的电压波

形如下右图所示,试画出Q和Q的波形。设

触发器初始状态Qn为0。

12．试分析如图所示逻辑电路，计算出状态表。若X端输入的串行码序列｛5D36｝H（H

代表十六进制），问Y端输出的序列｛｝H

13．采用进位输出置最小数法，将集成计数器74LS161构成9进制计数器，画出接线图(见

下左图)。

○○○○

CTTQQQQ

0123

CTPC0

74LS161

C1

CRLDDDDD

O123

14．

15.分析如图所示计数器电路，说明为几进制计数器。

16．图示D/A转换器。已知R=10K

Ω,V=10V；当某位数为0，开关接地，D0D1D2D3R

ref

为1时，开关接运放反相端。试求（1）

-

V的输出范围；(2)当DDDD=0110v

03210+O

时，V=？

0