编码器译码器及数码管显示实验.docxVIP

实验6编码器译码器及数码管显示实验

1.5.1实验目的

1.掌握组合逻辑电路的分析测试与设计方法和步骤。

2.熟悉编码器、译码器等常用中规模集成电路(MSI)的性能及使用方法。

3.熟悉数码显示译码器的应用。

1.5.2实验仪器设备与元器件

1.硬件基础电路实验箱，双踪示波器，数字万用表。

2.基本元器件：74LS04,74LS48,74LS138,74LS148。

1.5.3实验概述

1.要求预习：预习组合逻辑电路的分析和设计方法；总结组合逻辑电路分析和设计的步骤

数字电路分为组合逻辑电路和时序逻辑电路两大类。由门电路可构成各种逻辑功能的组合逻辑电路，如半加器、全加器、编码器、译码器、数据选择器等。其特点是；a.功能与时间因素无关，即输出状态只取决于当时的输入状态，而与以前的(输出)状态无关：b.无记忆性元件，即没有记忆功能：

c.无反馈支路，输出为输入的单值函数。组合逻辑电路的分析：

分析组合逻辑电路的目的是为了确定已知电路的逻辑功能，其步骤大致如下：

(1)由逻辑图写出各输出端的逻辑表达式：

(2)化简和变换各逻辑表达式：

(3)列出真值表；

(4)根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。

对于比较简单的组合逻辑电路，有时也可以用画波形图的方法进行分析。为了避免出错，通常是根据输入波形，逐级画出输出波形，最后根据逻辑图的输出端与输入端波形之间的关系确定功能。

组合逻辑电路的设计：

(1)设计目标设定输入输出量，并根据逻辑关系要求列出真值表：

(2)据真值表写出最小项表达式，并进行卡诺图化简，得出最简逻辑表达式：

(3)据选择的器件把逻辑函数表达式转换为所需的形式：

(4)画出逻辑图：

(5)根据逻辑图连线，实现其逻辑功能。

组合逻辑电路的设计，通常以电路简单、所用器件最少为目标。因此，对一般的逻辑表达式都要用代数法或卡诺图法来进行化简，以获得最简的逻辑表达式，能用最少的门电路来组成逻辑电路。但是在数字电路的设计中普遍采用中、小规模集成电路(一片包括数个门至数十个门)产品，因此应根据具体情况，仅可能减少所用的器件数目和种类，这样可以使组装好的电路结构紧凑，达到工作可靠。

组合逻辑电路的测试：

在组合逻辑电路的输入端加上信号(注意加入的信号能覆盖大部分的输入组合),然后记录输出结果。如果输出结果与输入逻辑满足该电路的设计要求，则该电路的设计是正确的，否则根据得出的结果分析故障所在，进行改进。

常用组合电路有加法器，译码器，编码器，数据选择器，数据分配器等。本次实验我们进行编码器译码器实验。

2.编码就是赋予选定的一系列二进制代码以固定的含义。74LS148(8-3编码器)为八线-三线优先编码器，八个输入端为DO-D7,八种状态，与之对应的输出设为A0、A1、A2,共三位二进制数。

3.译码是编码的逆过程，即将某二进制翻译成电路的某种状态。译码器是在数字电路用得很多的一种多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”,变成相应的状态，使输出通道中租应的一路有信号输出。译码器在数字系统中有广泛的用途，不仪用于代码的转换、终端的数字显示。还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。

择码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。

(1)变量译码器(又称二过制译码器),用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器，若有n个输入变量，则有2#个不同的组合状态，流有2#个输出端供其使用。而拇

个输出所代表的函数对应于n个输入变量的最小项。

二进制译码器实际上也是负脉冲输出的脉冲分配器.若利用使能端中的一个输入端输入数据信息器件就成为一个数据分配器(又称多路分配器),如图1.5.1所示。若在S.输入端输入数据信息，S?=5

=0.地址码所对应的输出是S:数据信息的反码：若从S?端输入数据信息，令S.=1.53=a、地址码所对应的输出就是S?端数据信息的原码。若数据停息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。

根据输入地址的不同组合译出唯--地址，故可用作地址译码器，接成多路分配器，可将一个信号源的数据信息传输到不同的地点。

二进制译码器还能方使地实现逻辑函数，如图1.5.2所示，实现的逻辑函数是

z=ABC+ABC+ABC+ABC

分配输出

分配输出

al

Yr

74LS138

数据输入

图1.5.1作数据分配器

(2)数码显示译码器

a、七段发光二极管(LED)数码管

地址辅入

o

Yo

Yo

74Ls138

AB+sv

图1.5.2实现