EDA秒表实验报告.pdfVIP

《EDA课程设计——秒表》

题目数字秒表

学院信息学院

专业电子信息工程

班级11电子A

姓名朱彦杰

学号

指导教师凌朝东

课题名称秒表完成时间11.28

操任操科深双基抓全全手述全确认位述全全全体合化狠技培作面作规提和整作技术落描识理理组建教训工指理””织不设学管安安安管安实范高意责断育员能““，，，、，。岗口

指导教师凌朝东学生姓名朱彦杰班级11电子A

总体设计要求和技术要点

设计要求：

5.秒表，难度系数0.9

要求：计时范围为0∼59分59秒，精度为百分之一秒；能同时显示分秒信息（LED数码管）。

技术要点：

1．利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该秒表计时范围为0秒~59

分59.99秒，显示的最长时间为59分59秒，计时精度为10毫秒以内，具有复位功能。

2.秒表有共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6

个计数器与之相对应，6个计数器的输出全都为BCD码输出。

一、系统组成模块连接图和系统框图

操任操科深双基抓全全手述全确认位述全全全体合化狠技培作面作规提和整作技术落描识理理组建教训工指理””织不设学管安安安管安实范高意责断育员能““，，，、，。岗口

时钟频率

清零开始

分频器

十进制计数器六进制计数器

输出到LED

十进制计数器十进制计数器

十进制计数器六进制计数器

二、模块器件及其程序

1、分频模块及其程序

本模块实现脉冲分频，本实验使用的EP2C5T144C8的频率计进行50MHz分频产生

100HZ的脉冲。

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYfenpinIS