2024年eda试题题库及参考答案.doc

一、选择題：（20分）

大规模可编程器件重要有FPGA、CPLD两类，下列对CPLD构造与工作原理的描述中，对的的是：___D__

A.CPLD是基于查找表构造的可编程逻辑器件

B.CPLD既是現场可编程逻辑器件的英文简称

C.初期的CPLD是从FPGA的构造扩展而来

D.在Xilinx企业生产的器件中，XC9500系列属CPLD构造

基于VHDL设计的仿真包括有①门级時序仿真、②行為仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后次序应当是：_________D

A．①②③④ B.②①④③ C．④③②① D．②④③①

下面对运用原理图输入设计措施进行数字电路系统设计，哪一种說法是对的的：__________B

A．原理图输入设计措施直观便捷，很适合完毕较大规模的电路系统设计

B．原理图输入设计措施多用于较规范、规模不大的电路设计，和HDL代码描述措施均可以被综合，相得益彰

C．原理图输入设计措施无法对电路进行功能描述

D．原理图输入设计措施不适合进行层次化设计

在VHDL語言中，下列对进程（PROCESS）語句的語句构造及語法规则的描述中，不对的的是：_______D

A．PROCESS為一无限循环語句

B．敏感信号发生更新時启动进程，执行完毕后，等待下一次进程启动

C．目前进程中申明的变量不可用于其他进程

D．进程由阐明語句部分、并行語句部分和敏感信号参数表三部分构成

对于信号和变量的說法，哪一种是不对的的：_________A

A．信号用于作為进程中局部数据存储单元

B．变量的赋值是立既完毕的

C．信号在整个构造体内的任何地方都能合用

D．变量和信号的赋值符号不一样样

进程中的信号赋值語句，其信号更新是___C____。

按次序完毕；

比变量更快完毕；

在进程的最终完毕；

都不对。

VHDL語言共支持四种常用库，其中哪种库是顾客的VHDL设计現行工作库：_______D

A．IEEE库

B．VITAL库

C．STD库

D．WORK工作库

VHDL語言是一种构造化设计語言；一种设计实体（电路模块）包括实体与构造体两部分，构造体描述___________。B

器件外部特性；

器件的内部功能；

器件的综合约束；

器件外部特性与内部功能。

下列語句中，不属于并行語句的是：_______B

A．进程語句

B．CASE語句

C．元件例化語句

D．WHEN…ELSE…語句

10.下列标识符中，__________是不合法的标识符。B

A.State0 B.9moon C.Not_Ack_0 D.signall

二、EDA名詞解释或者简述（10分）

写出下列缩写的中文（或者英文）含义：

ASIC 专用集成电路

FPGA 現场可编程门阵列

IP 知识产权核（软件包）

FSM 有限状态机

5.HDL 硬件描述語言

6.简要解释JTAG，指出JTAG的用途

JTAG，jointtestactiongroup，联合测试行动小组的简称，又意指其提出的一种硬件测试原则，常用于器件测试、编程下载和配置等操作。

三、VHDL程序填空：（20分）

1.如下程序是一种BCD码表达0～99计数器的VHDL描述，试补充完整。（10分）

libraryieee;

useieee.std_logic_1164.all;

use____________________________________________;

entitycnt100bis

port( clk,rst,en:instd_logic;

cq :outstd_logic_vector(7downto0); --计数输出

cout:outstd_logic); --进位输出

endentitycnt100b;

______________________bhvofcnt100bis

begin

process(clk,rst,en)

______________cqi:std_logic_vector(7downto0);

begin

ifrst=1then

cqi:=__________________; --计数器清零复位

else

if___________________________________then --上升沿判断

ifen=1then

ifcqi(3downto0)1001then --比较低4位

______________________; --计数加1