基于FPGA数字频率计的设计(毕设2).pdfVIP

基于FPGA数字频率计的设计(毕设2)--第1页

要

要

数字频率计是电子测量与仪表技术最基础的电子仪表之一，也是计算机、通

讯设备、音频视频等科研生产领域不可缺少的测量仪器。

本文主要介绍一种以FPGA(FieldProgrammableGateArray)为核心，基于

硬件描述语言VHDL的数字频率计设计与实现。并在EDA(电子设计自动化)工具的

帮助下，用大规模可编程逻辑器件(FPGA/CPLD)实现数字频率计的设计原理及相

关程序。特点是：无论底层还是顶层文件均用VHDL语言编写，避免了用电路图

形式设计时所引起的毛刺现象；改变了以往数字电路小规模多器件组合的设计方

法，整个频率计设计在一块FPGA/CPLD芯片上，与用其他方法做成的频率计相比，

体积更小，性能更可靠。

关键词：

FPGA频率计电子设计自动化

基于FPGA数字频率计的设计(毕设2)--第1页I

基于FPGA数字频率计的设计(毕设2)--第2页

录

目录

摘要I

目录II

第一章绪论1

1.1课题研究背景1

1.2研究目的和意义1

第二章系统方案的设计2

2.1问题引入2

2.2设计目的2

2.3设计内容2

2.3.1数字频率计的基本原理2

2.3.2实际电路2

第三章系统硬件电路的设计5

3.1设计要求5

3.1.1所需仪器仪表5

3.2系统框图5

3.2.1电源与整流稳压电路5

3.2.2全波整流与波形整形电路5

3.2.3分频器6

3.2.4信号放大、波形整形电路6

3.2.5控制门7

3.2.6计数器7

3.2.7锁存器7

3.2.8显示译码器与数码管7

第四章软件设计8

4.1设计要求8

4.2模块及模块的功能8

第五章基于FPGA数字频率计的设计与仿真14

5.1同步测周期频率计的原理14

5.2数字频率计的VHDL实现