铪基高K栅的制备、物性及MOS器件性能研究.pdfVIP

铪基高K栅的制备、物性及MOS器件性能研究

铪基高K栅的制备、物性及MOS器件性能研究

摘要：铪基高K栅材料是一种具有极高介电常数的材料，因其优异

的特性在MOS器件中得到广泛应用。本文将介绍铪基高K栅材料的制备

方法，详细讨论其物性，并研究其在MOS器件中的性能。

1.引言

随着微电子技术的不断发展，集成电路器件的尺寸越来越小，导致

晶体管的栅氧化层（Gateoxide）变薄，面临着漏电流的问题。因此，人

们开始研究高介电常数栅材料，例如铪基高K栅材料，以降低栅电压及

漏电流。铪基高K栅材料具有较高的介电常数和稳定性，在减小漏电流

的同时提高了器件性能。本文将对铪基高K栅材料的制备方法、物性以

及MOS器件性能进行研究。

2.铪基高K栅材料的制备方法

目前，制备铪基高K栅材料的常见方法包括物理气相沉积（Physical

VaporDeposition，PVD）、化学气相沉积（ChemicalVaporDeposition，

CVD）以及溶胶-凝胶法（Sol-Gel）。物理气相沉积是通过蒸发和凝结的

方式将铪基高K栅材料沉积在掺杂有硅的基片上，具有较高的沉积速度

和较好的薄膜均匀性。化学气相沉积是通过将金属有机化合物和气体反

应生成气相前体，然后在基片上发生化学反应生成铪基高K栅材料。溶

胶-凝胶法是通过先制备金属络合物溶胶，然后通过热处理得到铪基高K

栅材料。三种方法各有优势，选择适合的方法可以获得高质量的铪基高

K栅材料。

3.铪基高K栅材料的物性

铪基高K栅材料的物性主要与其结构和化学成分相关。一般来说，

铪基高K栅材料具有较高的介电常数（介电常数可达到20-30），较低的

漏电流，较高的介电强度和较好的热稳定性。此外，其晶体结构具有良

好的匹配性，能够与硅基片形成良好的界面。这些物性使得铪基高K栅

材料在MOS器件中具有良好的性能。

4.MOS器件中的性能研究

在MOS器件中，铪基高K栅材料的主要性能包括栅电压、载流子迁

移率、漏电流和界面态密度等。较高的介电常数使得铪基高K栅材料可

以在较低的栅电压下实现相同的性能，从而降低了功耗。同时，较低的

漏电流减少了能耗和器件加热。良好的界面态密度意味着较低的散射损

耗，有利于提高载流子迁移率。因此，相较于传统的栅氧化层材料，铪

基高K栅材料在MOS器件中显示出更好的性能。

5.结论

本文介绍了铪基高K栅材料的制备方法、物性以及在MOS器件中的

性能研究。铪基高K栅材料因其较高的介电常数和优异的性能在微电子

器件中得到广泛应用。随着微电子技术的持续发展，铪基高K栅材料有

望在未来的集成电路中发挥更大的作用。

参考文献：

1.Robertson,J.Highdielectricconstantgateoxidesformetal

oxideSitransistors.Rep.Prog.Phys.2004,67,389-448.

2.Kingon,A.I.;Maria,J.P.;Streiffer,S.K.Alternativedielectrics

tosilicondioxideformemoryandlogicdevices.Nature2007,406,

1032-1038.

3.Wong,H.-S.P.;Lee,H.-Y.;Yu,S.;Chen,Y.-S.;Wu,Y.;Chen,

P.-S.;Lee,B.;Chen,F.;Tsai,M.-J.Metal–oxideRRAM.Proc.IEEE2012,

100,1951-1970.