一种并行构架地数字存储示波器研究.docVIP

一种并行构架地数字存储示波器研究.doc

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

第29卷第4期增刊Vol.29No.4仪器仪表学

第29卷第4期增刊

Vol.29No.4

2008年4月ChineseJoumalofScientificInstrumentApr.2008

626

一种并行构架的数字存储示波器研究*

叶芃曾浩蒋俊

(电子科技大学自动化工程学院成都610054)

摘要为了提高了数字存储示波器测试瞬态偶发事件的概率,本文论述了一种将并行协处理结构应用于数字存储示波器中,实现高达100,000wfms/s快速波形捕获率的方法。重点阐述了并行协处理结构的原理及其设计方法、实验结果的对比等。关键词并行协处理波形捕获率数字存储示波器

ResearchontheDigitalStorageOscilloscopeWithaParallelStructure

YePengZengHaoJiangJun

(UniversityofElectronicScienceandTechnologyofChina,Chengdu610054,China)

AbstractInordertoenhancethewaveformacquiringprobabilityforoccasionalsignalindigitalstorageoscilloscope,thispaperpresentsamethodofhigh-speedwaveformacquireratewithaparallelstructureappliedtothedigitalstorageoscilloscope,whichcanbeof100,000wfms/s.Theprincipleandimplementation,includinglogicdesign,andthecomparetotheresultsofexperimentarediscussedinthisarticleindetail.

Keywordsparallelcoprocessorwaveformacquireratedigitalstorageoscilloscope

1引言

随着数字信号处理技术的发展,基于高速取样时域信号分析方面技术的研究越来越深入,数字化时域测试仪器也得到了迅猛发展,数字存储示波器作为一种最典型时域测试仪器,得到了广泛应用。

波形捕获率是评价数字存储示波器性能优劣的重要指标之一。波形捕获率是指采样时间占总观测时间的比例,波形捕获率不足将使多数瞬态偶发信号无法发现,信号抖动分析及眼图分析更无从谈起。它取决于数字存储示波器体系架构、采样数据流的缓存与管理、波形重建与波形显示方法等因素。

如图1,传统的数字存储示波器通常采用一种串行的处理结构,采样的数据从内存传送到微处理器系统,经微处理器处理、计算参数,最终送达显示。在微处理器进行数据处理的这段时间内,示波器不能采样波形,这段时间称为“盲区时间”。通常,示波器采样捕捉时间大约只占总观测时间的

基金项目:国家白然科学基金,新世纪优秀人才支持计划(NCET-06-0808)

1%。因此,在盲区时间内将会漏掉99%波形细节,使测试效率大大降低,无法满足实时测试应用需求。

本文详细提出了一种波形并行协处理的方法,设计波形捕获率最高可达100,000wfms/s,以大大提高数字存储示波器的测试效率。

显示

显示存储器

触发和时基

采集、存储器,

系统处理器

放大器

显示

ADC

图1传统数字存储示波器结构

2系统组成及工作原理

如图2,具有波形数据并行处理体系的数字存储示波器主要分为三大部分:信号调理与触发模块、数据采集与波形并行协处理器模块、微处理器及显示模块。

经信号调理后的模拟信号送入ADC进行采样,在触发和时基电路的控制下将采样数据送入采集

第4期增刊一种并行构架的数字存储示波器研究

627

存储器缓存,完成一次采集后,波形并行协处理器启动,直接将采样数据映射成与显示屏点阵相对应的波形数据库,映射完成后又重新开

文档评论(0)

165720323137e88 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档