处理器总线时序和系统总线课件.pptVIP

第五章处理器总线时序和系统总线主要内容：5.18086引脚功能5.28086处理器时序5.3系统总线5/6/2024

学习目的通过对本章的学习，应该能够达到下列要求：v描述处理器总线v说明处理器的工作状态特点v熟悉8086CPU的引脚特性v分析8086CPU基本总线周期时序5/6/2024

重点v8086CPU的引脚特性v8086CPU基本总线周期各个T状态的作用难点v8086的时序5/6/2024

5.18086的引脚功能v学习外部特性,首先了解其引脚信号，关注以下几个方面：?引脚的功能?信号的流向?有效电平?三态能力输出正常的低电平、高电平外，还可以输出高阻的第三态。当处于高阻状态时，该总线在逻辑上与所有连接负载断开。5/6/2024

v8086引脚特性：?8086有16位数据线，与地址线A0-A15兼用；20位地址线,寻址空间达到1MB；v引脚分类?地址总线、数据总线、控制总线5/6/2024

最小最大模式控制地址/状态线MN/MX=1,最小模式MN/MX=0,最大模式读信号总线保持请求信号存储总器线/I保O控持制相信应号信号地址/数据线M/IO=1,选中存储器写信号M/IO=0,选中IO接口数据发送/接收信号DT/R=1,发送数据允许信号DT/R=0,接收地址允许信号非屏蔽中断中断响应信号准备好信号:表示内存测试信号:执行WAIT指令，可屏蔽中断请求或I/O设备准备好，CPU处于空转等待;可以进行数据传输。TEST有效时,结束等待状态。复位信号5/6/2024

8086CPU的两种组态v最小组态（模式）?MN/MX接+5V?构成小规模的应用系统,只有8086一个微处理器,?所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。v最大组态（模式）?MN/MX接地。?用于大型（中型）8086/8088系统中,系统总是包含有两个或多个微处理器，其中一个主处理器就是8086，其它的处理器称协处理器，协助主处理器工作。?特点：需要总线控制器8288来变换和组合控制信号。5/6/2024

最大模式下的24到31引脚1、QS、QS(InstructionQueueStatus，24、25)：10指令队列状态信号输出引脚，这两个信号的组合给出了前一个T状态中指令队列的状态，以便于外部对8086CPU内部指令队列的动作跟踪。QSQS性能0100无操作01从指令队列的第一个字节取走代码10队列为空11除第一个字节外，还取走了后续字节中的代码5/6/2024

2、S、S、S(26、27、28，三态)：012总线周期状态信号输出引脚，低电平的信号输出端，这些信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，总线控制器8288利用这些信号来产生对存储单元、I/O端口的控制信号。5/6/2024

vLOCK(Lock，29，三态)：总线封锁输出信号引脚，低电平有效，当该引脚输出低电平时，系统中其它总线部件就不能占用系统总线。vRQ/GT、RQ/GT(Request/Grant，31、30)：总线01请求信号输入/总线允许信号输出引脚，这两个信号端可供CPU以外的两个处理器，用来发出使用总线的请求信号和接收CPU对总线请求信号的应答。5/6/2024

v总结v具有分时复用总线功能的引脚：如：AD~AD、A/S~A/S；015163196v具有三态性的引脚：如：AD~AD、AS~AS、BHE/S、RD、0151631967WR、M/IO、DT/R、DEN、INTA等；v最大模式下和最小模式下含义不同的引脚：24脚~31脚5/6/2024

8086在最大模式下的典型配置：1、MN/MX接地；2、一片8284，作系统时钟3、三片8282或74LS373，作锁存器4、二片8286/8287，作数据收发器5、一片8288，作总线控制器6、一片8259（可选）用以对多个中断源进行中断优先级的管理，但如果中断源不多，也可以不用中断优先级管理部件。5/6/2024

5/6/2024

课堂提问：v8086CPU有40条引脚，按功能它行分？v8086有两种工作方式，它们是通过什么方法来实现？在最大方式下其控制信号怎样产生？5/6/2024

5.28086处理器时序v什么是时序？？？时序是计算机操作运行的时间顺序。v为什么要研究时序？？？1.进一步了解在微机系统的工作过程中，CPU各引脚上信号之间的相对时间关系；2.深入了解指令的执行过程；3.在程序设计时，选择合适的指令或指令序列，以尽量缩短程序代码的长度及程序的运行时间；4.对于学习各功能部件与系统