《基于Tanner的集成电路版图设计技术》课件第七章 CMOS或非门的版图设计实例.pptxVIP

功能定义7.1利用S-Edit进行电路图设计7.2目录利用L-Edit进行版图设计7.3利用T-Spice进行仿真验证7.4LVS验证7.5

7.1功能定义7.1功能定义当所给条件中的一个或一个以上被满足时，结果就不能实现，这种逻辑关系就是“或非”关系，实现“或非”的逻辑关系的门电路就叫做或非门（NORGate）。设计目标：（1）使用Tanner软件中的S-Edit对电路原理图进行绘制；（2）使用Tanner软件中的L-Edit进行版图绘制，并进行DRC验证；（3）使用Tanner软件中的T-Spice对电路进行仿真并分析波形；（4）完成课程设计报告。

7.2利用S-Edit进行电路图设计7.2利用S-Edit进行电路图设计CMOS两输入的或非门的逻辑表达式为，其真值表如表7.1所示。输入输出ABF001010100110表7.1两输入或非门的真值表

7.2利用S-Edit进行电路图设计通过真值表可以发现，当两个输入同时为“0”的时候，输出为“1”，这可以通过将两个NMOS晶体管并联来实现；当有一个输入为“1”的时候，输出为“0”，这可以通过将两个PMOS晶体管串联来实现。具体的步骤如下：（1）启动S-Edit编辑器，双击图标即可。（2）新建设计。选择File→New→NewDesign命令，出现CreateNewDesign对话框，如图7.1所示。在Filename中输入名字“NOR”点击OK即可。（3）颜色设置可以根据个人的喜好，来进行颜色设置，只要能区分开就可以。（4）设置网格图7.1新建设计对话框

7.2利用S-Edit进行电路图设计（5）从元件库中调用元件器通过View→SchematicMode命令，确定工作区显示在电路图模式，然后通过Module→SymbolBrowser命令来实现可用元器件的浏览和放置，也可以通过点击“”快捷键，出现符号浏览对话框如图所示。选择需要的Modules，点击Place即可。设置CMOS或非门的电路图，需要的元器件有MOSFET_N（NMOS晶体管），MOSFET_P（PMOS晶体管），Vdd（电源），Gnd（接地），分别进行Place（放置）即可。SymbolBrowser对话框

7.2利用S-Edit进行电路图设计（6）元器件布局调用完元器件以后，选择需要移动的元器件，通过选中该器件，按Alt+鼠标左键或者中键可以进行移动，放到对应的位置即可。CMOS或非门电路图的布局如图7.2所示。图7.2元器件布局图

7.2利用S-Edit进行电路图设计（7）添加端口通过点击“”按钮，添加输入端口，出现对话框如图7.6所示，输入“A”点击OK即可。同理，再输入“B”点击OK即可。通过点击“”按钮，添加输出端口，出现对话框，输入“F”点击OK即可。CMOS或非门添加端口的电路图如图7.2所示。图7.3添加端口的电路图

7.2利用S-Edit进行电路图设计（8）连线添加端口完成以后，通过点击“”按钮将各个端点进行连接，需要注意的是，如果两条导线连接在一起，只有出现实心的圆圈才表示连接是正确的。CMOS或非门电路图如图7.4所示，点击保存即可。图7.4CMOS或非门电路图

7.2利用S-Edit进行电路图设计（9）符号通过View→SymbolMode命令，确定工作区显示在符号视图模式，通过注释图形的绘制工具栏，绘制出如图7.5所示的CMOS或非门符号视图。值得注意的是，画弧形的时候，需要改变栅格的设置可以利用多段直线画出弧形，栅格设置可选择Setup→Grid命令，打开SetupGridParameter对话框，设置MouseSnapGrid文本框的值为“1”。图7.5CMOS或非门的符号视图

7.2利用S-Edit进行电路图设计（10）输出网表通过选择File→Export命令，输出网表对话框如图7.6所示，在OutputFilename的文本框输入“NOR.sp”，点击OK即可。图7.6输出网表

7.3利用L-Edit进行版图设计7.3利用L-Edit进行版图设计利用L-Edit进行版图设计具体的步骤如下：（1）打开L-Edit程序。（2）另存为新文件，例如NOR.tdb。（3）代替设定。（4）设计环境设定。（5）根据CMOS或非门的电路图，可以知道，需要两个PMOS进行串联，两个NMOS进行并联，并将串联的PMOS放在上面，并联的NMOS放在下面，在摆放晶体管的时候需要注意DRC设计规则。需要注意的是，