定时叫醒器设计报告.pdfVIP

-

根底工程设计报告

一、引言

1、本课题属于大学生应掌握的自主研究课题。属模电，数电根本知识*围，

对大学生进一步掌握相关知识有重要作用；

2、设计的具体任务：采用压电蜂鸣器发出定时叫醒声响，具有自动清零及

调节叫醒时间功能。

3、实验方法和设计;：

1〕计时器为递减计时，时间间隔为1秒。递减到零时蜂鸣器报警、发光二

极管亮灯；

2〕具有99以内任意选定进制的定时功能，设置有外部操作开关，控制计时

器的显示预置数，直接清零，暂停/继续功能。

二、正文

1、系统组成〔系统框图〕：

定时叫醒器的总体参考方案框图如下列图所示。它包括秒脉冲发生器、计数

器、译码显示电路、报警电路和辅助时序控制电路〔简称控制电路〕等五个模块

组成。其中计数器和控制电路是系统的主要模块。计数器完成任意定时计时功能，

而控制电路完成计数器的显示预置数、直接清零、暂停/继续计数，译码显示电

路的显示定时时间到报警等功能。

秒脉冲发生器

任意进制减计时器报警电路

外部操作信号控制电路译码显示电路

定时叫醒器设计总体框图

.z.

-

秒脉冲发生器产生的信号是电路的时钟脉冲和定时标准，但本设计对此信号

要求并不太高，故电路可采用555集成电路或由TTL与非门组成的多谐振荡器构

成。

译码显示电路由74LS48和共阴极七段LED显示器组成。报警电路在实验中

可用发光二极管和鸣蜂器代替。

主体电路：两计数芯片的置数端和清零端分别共用一个开关，开场后，定时

叫醒器秒的置数端无效，倒数计时器开场进展倒计时，逐秒倒计到零。选取“00〞这

个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟

截断，使计时器在计数到零时停住。

2、系统方案论证：

分析可知，计数器和控制电路是系统的主要局部。计数器完成计时功能，而

控制电路完成计数器的显示预置数、直接清零、暂停/继续计数、译码显示电路

的显示、定时时间到报警等功能。为了满足系统的设计要求，在设计控制电路时，

应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计数器清零。

当显示预置数开关闭合、直接清零开关断开时，控制电路应封锁时钟信号CP，

同时计数器完成置数功能，译码器显示电路显示预设值；当显示预置数开关断开

时，计数器开场计数；当暂停/继续开关拨在暂停位置上时，计时器停顿计数，

处于保持状态；当暂停/连续开关拨在连续时，计数器继续递减计数。

3、硬件设计〔单元电路的设计、参数计算和器件选择〕

3.1秒脉冲发生器

555定时器主要是通过外接电阻R和电容器C构成充、放电电路，并由两个

比拟器来检测电容器上的电压，以确定输出电平的上下和开关管的通断。用555

.z.

-

定时器构成多谐振荡器电路如上图，电路没有稳态，只有两个暂稳态，也不需要

外加触发信号，利用电源Vcc通过R3和R4向电容C1充电，使Uc逐渐升高，

升到2/3Vcc时，Uo跳变到低电平，放电端导通，这时，电容器C通过电阻R3

和D端放电，使Uc下降，降到1/3Vcc时，Uo跳变到高电平，D端截止，电源

Vcc又通过R4和R3向电容C1充电。如此循环，振荡不停，电容器C在1/3Vcc

和2/3Vcc之间充电和放电电路。

T=0.7C1〔R3+2R4〕=1.008s可近似1s，但是电路容易受温度及电阻电容精

度影响，误差较大，适用于粗略的场合。

3.274LS192构成减计数器

减法计数器采用74LS192设计，74LS192是