半导体器件 基于扫描监控技术的半导体器件退化水平评估方法.pdfVIP

目录

1范围.1

2规范性引用文件.1

3术语、定义和缩写词..1

3.1术语和定义...1

3.2缩写1

4退化水平3

4.1概述3

4.2退化水平表征技术（测试方法）.3

4.3架构和操作4

4.4性能评估存储单元6

4.5仿真结果7

4.6实验结果8

图1–可靠性浴盆曲线..III

图2–退化水平评估技术示意图4

图3–保护带宽和退化水平评估4

图4–退化水平监视和扫描链架构.5

图5–性能估计控制器的状态图6

图6–优化的扫描单元架构7

图7–依据CLK和PECLK的阴影锁存器、存储单元和PERC操作过程7

图8–在数据路径上发生退化情况的仿真结果8

图9–不同延迟点的PECLK及其结果9

表1–工作前后的功耗对比...9

I

半导体器件-基于扫描监控技术的半导体器件退化水平评估方法

1范围

本文件规定了一种可以监测半导体器件退化状态并表征退化水平的性能评估方法，评估得到的退化

水平可用于提升系统可靠性。

本文件适用于半导体器件的退化程度监测和退化水平评估。

2规范性引用文件

本文件无引用文件。

3术语、定义和缩略语

3.1术语和定义

下列术语和定义适用于本文件。

3.1.1

晶体管退化transistorageing

对于场效应晶体管，随着施加阈值电压的时间而增加。

注1：这种增加是由NBTI、PBTI、HCI、TDDB、EM和SM的组合效应引起的。

注2：这种效应会降低漏极电流和跨导，从而增加路径延迟。

3.1.2

退化水平ageinglevel

在已知工作条件下的晶体管退化程度

3.1.3

退化水平监控ageinglevelmonitoring

评估晶体管退化的方法，在选定的退化水平上显示合格或失效。

注1：两个时钟信号之间的延迟量对应于选定的退化水平。

注2：比时钟延迟加上保护带更长的路径则认定为失效。

3.1.4

防护带宽guardband

允许的最差路径延迟增量的时序裕量。

1

3.1.5

扫描单元scancell

采用可测试性设计的专用存储单元，用于退化水平监控。

注：当不处于测试模式时，扫描单元也可用作功能存储单元。

3.1.6

扫描链scanchain

扫描单元链，其中一个单元的输出是下一个单元的输入。

注：这种串连结构通常称为菊花链。

3.1.7

测试访问端口testaccessport

通过该端口可连接测试设备。

3.2缩略语

3.2.1

CLK时钟（Clock）

3.2.2

DFT可测试性设计（DesignForTestability）

3.2.3

EM电迁移（Electromigration）

3.2.4

HCI热载流子注入（Hotcarrierinjection）

3.2.5

NBTI负偏压温度不稳定性（Negativebiastemperatureinstability）

3.2.6

PBTI正偏压温度不稳定性（Positivebiastemperatureinstability）

3.2.7

PE性能评估（Performanceevaluation）

3.2.8

PECLK性能评估时钟（