- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明公开一种基于交叉链接插入的芯片中时钟网络构建方法,包括步骤:输入芯片电路,初始时钟树构建;进行两阶段聚类,包括基于几何位置的聚类和基于时序的聚类,基于几何位置的聚类为将顺序相邻的触发器分配给同一个聚类,基于时序的聚类为根据触发器之间的偏斜约束来进行聚类;根据聚类结果,选择关键触发器对;根据所选择的关键触发器对,构建交叉链接结构;基于交叉链接结构,输出最终的时钟网络。本发明能够有效减少功耗,能够应对在工艺波动下易受影响的触发器对,避免线长增加。
(19)国家知识产权局
(12)发明专利申请
(10)申请公布号CN117852491A
(43)申请公布日2024.04.09
(21)申请号202410008441.X
(22)申请日2024.01.04
(71)申请人西南科技大学
地址621000
文档评论(0)