基于卷积神经网络硬件加速器的FPGA多通道设计系统及装置.pdfVIP

下载本文档

2
0
约1.79万字
约 16页
2023-11-01 发布于四川
举报
版权申诉

基于卷积神经网络硬件加速器的FPGA多通道设计系统及装置.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本申请公开了一种基于卷积神经网络硬件加速器的FPGA多通道设计系统及装置。通过应用本申请设计的利用双通道验证环境的FPGA设计系统，可以自动在第一个通道配置结束后的数据计算阶段内切换通道配置，数据处理与寄存器配置并行操作FPGA验证请求。具体为一方面可以根据系统中用于表征其当前处理能力的组件启动数量来选择对各个验证请求的处理方式。另一方面也实现了卷积神经网络的仿真在硬件上的实现，进而能够对芯片进行软硬件的协同验证，增加了验证的覆盖率。本申请通过乒乓形式的寄存器配置实现了数据传输与寄存器配置并行运

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116976404 A (43)申请公布日 2023.10.31 (21)申请号 202310777073.0 (22)申请日 2023.06.28 (71)申请人杭州未名信科科技有限公司地址