西工大数字集成电路实验 实验课2 反相器(下).doc

第二次实验课 反相器(下) 2.3 分析如下电路 上面的电路用两种方式实现了反相器。左图只使用了NMOS，右图则使用了CMOS（NMOS和PMOS）。ΦF=-0.3V。试完成： 仿真得到两个电路的VTC图形。 计算两种电路的VOH，VOL及VM。可参考波形确定管子的工作状态。 哪一种结构的反相器的功能性更好，为什么？(噪声容限，再生性，过渡区增益) 2.4 分析下面的buffer电路 单位反相器的输入电容为10fF，为了驱动一个20pF的电容，在单位反相器（尺寸系数为1）后面新加了两级反相器如上图所示。单位反相器的本征延迟是70ps。如果输入栅电容和反相器尺寸成正比，试确定所加入反相器的尺寸（给出尺寸系数），要求使传播延迟最小。并计算出该最小延迟。 如果可以自由选择反相器链的级数来减小延迟，那么你会选择插入几级反相器？这个时候的传播延迟是多少？ 比较1和2两种方法改善延迟性能的优缺点。 附：进行手工计算时可能用到的数据