EDA技术试汇总题库.docxVIP

,. ,. EDA 试题库建设 [70%基础题，20%中档题，10%提高题（试题容量：20 套试卷，其中每套试题填空题 10 空（每空 2 分），选择题 10 题（每题 2 分）），简答题 4 题（每题 5 分），分析题 2 题（每题 10 分），设计题 2 题（每题 10 分）。] 基础题部分 填空题（140 空） 一般把 EDA 技术的发展分为（CAD）、（CAE）和（EDA）三个阶段。 EDA 设计流程包括 （设计准备） 、（设计输入）、 （设计处理） 和（器件编程） 四 个 步 骤 。 3．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为 （功能仿真）。 VHDL 的数据对象包括 （变量） 、（常量） 和 （信号），它们是用来存放各种类型数据的容器。 图形文件设计结束后一定要通过（仿真），检查设计文件是否正确。 以 EDA 方式设计实现的电路设计文件，最终可以编程下载到（FPGA）或者（CPLD） 芯片中，完成硬件设计和验证。 MAX+PLUS 的文本文件类型是（.VHD） 。 在 PC 上利用 VHDL 进行项目设计，不允许在（根目录）下进行，必须在根目录为设计建立一个工程目录。 VHDL 源程序的文件名应与（实体名）相同，否则无法通过编译。 常用 EDA 的设计输入方式包括（文本输入方式）、（图形输入方式）、（波形输入方式） 。 ,. ,. 在 VHDL 程序中，（实体）和（结构体）是两个必须的基本部分。 将硬件描述语言转化为硬件电路的重要工具软件称为 （HDL 综合器）。 13、VHDL 的数据对象分为（常量）、（变量）和（信号）3 类。 14、VHDL 的 操作 符 包括 （算术 运算 符 ）和 （符号运算符） 。 15、常用硬件描述语言有（Verilog HDL）、（AHDL）以及（VHDL）。 16、VHDL 基本语句有（顺序语句）、 （并行语句）和属性自定义语句。 17、VHDL 同或逻辑操作符是 （XNOR） 。 18、原理图文件类型后缀名是（.GDF），Verilog HDL 语言文本文件类型的后缀名是（.V ）。 19、十六进制数 16#E#E1 对应的十进制数值是（224）。 20、一个完整的 VHDL 程序应包含三个基本部分，即库文件说明、（程序包应用说明）和（实体和结构体说明）。 21、VHDL 不等于关系运算符是 （ /= ） 。 22、STD_LOGIC_1164 程序包是 （IEEE ） 库中最常用的程序包。 文本输入是指采用（硬件描述语言） 进行电路设计的方式。 当前最流行的并成为 IEEE 标准的硬件描述语言包括（vhdl） 和 （verilog） 。 采用 PLD 进行的数字系统设计，是基于（芯片）的设计或称之为（自底向上） 的设计。26．硬件描述语言 HDL 给 PLD 和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为（自顶向下）的设计法。 27.EDA 工具大致可以分为（设计输入编辑器） 、（仿真器） 、 （hdl 综合器） 、 （适配 器 ） 以 及 （ 下 载 器 ） 等 5 个 模 块 。28．将硬件描述语言转化为硬件电路的重要工具软件称为（综合器） 。 用 MAX+plusII 输入法设计的文件不能直接保存在（根目录）上，因此设计者在进入 设计之前，应当在计算机中建立保存设计文件的（工程） 。 若在 MAX+plusII 集成环境下， 执行原理图输入设计方法， 应选择（ block diagram/Schematic）命令方式。 若在 MAX+plusII 集成环境下，执行文本输入设计方法，应选择（ .vhd） 方式。32．\maxplus2\max2lib\prim 是 MAX+plusII （基本） 元件库，其中包括（门电路）、 （触发器）、（电源）、（输入）、（输出）等元件。 33．\maxplus2\max2lib\mf 是 函数 元件库，包括（加法器）、（编码器）、（译码器）、 （数据选择器数据）、（移位寄存器）等74 系列器件。34．图形文件设计结束后一定要通过（编译） ，检查设计文件是否正确。 在MAX+plusII 集成环境下可以执行（生成元件） 命令，为通过编译的图形文件产生一个元件符