计数器实验报告.docx

实验 4 计数器及其应用 一、实验目的 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法二、实验原理 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计 数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数 器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能 计数器等等。目前，无论是TTL 还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用 这些器件。 1、中规模十进制计数器 CC40192 是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图 5－9－1 所示。 图 5－9－1 CC40192 引脚排列及逻辑符号 图中 LD —置数端 CP —加计数端 CP —减计数端 U D CO —非同步进位输出端 BO —非同步借位输出端 D 、D 、D 、D —计数器输入端 0 1 2 3 Q 、Q 、Q 、Q —数据输出端 CR—清除端 0 1 2 3 输入 输 入 输 出 CR 1 0 0 CP U × × ↑ CP D × × 1 D 3 D 2 D 1 × 0 1 × d × × c × × b × D 0 × a × Q Q 3 2 0 0 d c 加 计 Q 1 0 b 数 Q 0 0 a 0 1 1 ↑ × × × × 减 计 数 当清除端CR 为高电平“1”时，计数器直接清零；CR 置低电平则执行其它功能。 当CR 为低电平，置数端LD 也为低电平时，数据直接从置数端D 、D 、D 、D 置入计数器。 0 1 2 3 当 CR 为低电平，LD 为高电平时，执行计数功能。执行加计数时，减计数端 CP 接高电 D 平，计数脉冲由 CP 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时， U 加计数端 CP 接高电平，计数脉冲由减计数端 CP 输入，表 5－9－2 为 8421 码十进制加、 U D 减计数器的状态转换表。 表 5－9－2 加法计数 输入脉冲数 Q 3 Q 2 0 1 2 3 4 0 0 0 0 0 0 0 0 0 1 5 6 7 8 9 0 0 0 1 1 1 1 1 0 0 输出 Q 0 0 1 1 0 1 Q 0 1 0 1 0 0  0 1 1 0 0 1 0 1 0 1 减计数 2、计数器的级联使用 一个十进制计数器只能表示 0～9 十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。 图 5－9－2 是由CC40192 利用进位输出CO 控制高一位的CP 端构成的加数级联图。 U 图 5－9－2 CC40192 级联电路 3、实现任意进制计数 用复位法获得任意进制计数器 假定已有 N 进制计数器，而需要得到一个M 进制计数器时，只要 M＜N，用复位法使计数器计数到M 时置“0”，即获得 M 进制计数器。如图 5－9－4 所示为一个由CC40192 十进制计数器接成的 6 进制计数器。 利用预置功能获M 进制计数器 图 5－9－5 为用三个CC40192 组成的 421 进制计数器。 外加的由与非门构成的锁存器可以克服器件计数速度的离散性，保证在反馈置“0”信号作用下计数器可靠置“0”。 图 5－9－3 六进制计数器 图 5－9－4 是一个特殊 12 进制的计数器电路方案。在数字钟里，对时位的计数序列是1、2、…11，12、1、…是 12 进制的，且无 0 数。如图所示，当计数到 13 时，通过与非门产生一个复位信号，使CC40192(2)〔时十位〕直接置成0000，而 CC40192(1)，即时的个位直接置成 0001，从而实现了 5－5－1－12 计数。 图 5－9－4 特殊 12 进制计数器 三、实验设备与器件 1、 ＋5V 直流电源 2、 双踪示波器 3、 连续脉冲源 4、 单次脉冲源 5、 逻辑电平开关 6、 逻辑电平显示器 7、 译码显示器 8、 CC40192×3 CC4011（74LS00） CC4012（74LS20） 四、实验内容 1、测试CC40192 同步十进制可逆计数器的逻辑功能 计数脉冲由单次脉冲源提供，清除端CR、置数端LD 、数据输入端D 、D 、D 、D 分别 3 2 1 0 接逻辑开关，输出端Q 、Q 、Q 、Q 接实验设备的一个译码显示输入相应插口A、B、C、