49位加法器及其实现方法、运算电路及芯片.pdfVIP

下载本文档

2
0
约2.32万字
约 19页
2023-06-22 发布于四川
举报
版权申诉

49位加法器及其实现方法、运算电路及芯片.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本申请实施例提供了一种49位加法器及其实现方法、运算电路和芯片，该49位加法器包括N个进位模块和求和模块；每个进位模块对应第一加数和第二加数中的多个比特位，且包括预处理单元和多个进位计算单元；第n个进位模块包含的预处理单元，用于对对应的第一加数和第二加数中的多个比特位进行预处理；第n个进位模块包含的多个进位计算单元，用于根据预处理的结果和第n‑1个进位模块的级间进位参数进行运算，生成第n个进位模块对应的每个比特位的进位输出和第n个进位模块的级间进位参数，基本上实现了并行计算49位二进制数据中每个

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113419704 A (43)申请公布日 2021.09.21 (21)申请号 202110838058.3 (22)申请日 2021.07.23 (71)申请人北京源启先进微电子有限公司