基于多通路独立AXI总线的RLDRAM3控制器.pdfVIP

下载本文档

3
0
约6.98千字
约 6页
2023-06-21 发布于四川
举报
版权申诉

基于多通路独立AXI总线的RLDRAM3控制器.pdf

1、本文档共6页，其中可免费阅读5页，需付费10金币后方可阅读剩余内容。
2、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。
3、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
4、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提供了一种基于多通路独立AXI总线的RLDRAM3控制器，控制模块通过AXI‑LITE接口连接FPGA片上微处理器，对RLDRAM3控制器进行控制；用户访问模块提供用户访问接口，提供用户数据读写；大数据交互模块基于用户访问模块初始优先级及二级缓存中积压数据量进行实时优先级调整，从用户访问模块中取出读写指令队列内容，并根据地址内容发送至物理层模块进行数据交互；物理层模块完成复位链路初始化控制、对RLDRAM3芯片DDR模式读写总线时序编解码、地址控制总线的时序控制。本发明支持多个AXI主设备

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113360424 A (43)申请公布日 2021.09.07 (21)申请号 202110667155.0 (22)申请日 2021.06.16 (71)申请人上海创景信息科技有限公司