分频器及其控制方法、时钟信号生成电路和电子设备.pdfVIP

下载本文档

5
0
约3.1万字
约 25页
2023-06-15 发布于四川
举报
版权申诉

分频器及其控制方法、时钟信号生成电路和电子设备.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本申请提供了一种分频器及其控制方法、时钟信号生成电路和电子设备。该分频器包括：第一信号发生单元生成包括至少一个第一信号的第一信号序列，时钟信号序列的每组时钟信号包括2n+1个时钟信号；第一信号的跳变沿，与一组时钟信号的第n+2个时钟信号的跳变沿对应；反相单元；第二信号发生单元生成包括至少一个第二信号的第二信号序列，第二信号中，跳变沿与一组反相时钟信号中第1个反相时钟信号的跳变沿对应，反相跳变沿与第n+1个反相时钟信号的跳变沿对应；组合逻辑单元对第一信号序列和第二信号序列做组合逻辑运算；二分频单元

(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 113162619 A (43)申请公布日 2021.07.23 (21)申请号 202110473522.3 (22)申请日 2021.04.29 (71)申请人北京奕斯伟计算技术有限公司