测试信号并行加载转换电路和系统级芯片.pdfVIP

下载本文档

1
0
约1.53万字
约 15页
2023-05-29 发布于四川
举报
版权申诉

测试信号并行加载转换电路和系统级芯片.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种测试信号并行加载转换电路和系统级芯片。测试信号并行加载转换电路，包括：相连的片外测试信号接收模块和片内并行加载模块；片外测试信号接收模块，用于按照片外时钟速率从多个扫描测试管脚处接收并行测试信号，并按照片内时钟速率将并行测试信号传输至片内并行加载模块；片内并行加载模块，用于对接收的所述并行测试信号进行信号重组，并将重组信号编码成符合NOC标准协议的标准测试信号流，以对片上至少一个目标IP核进行功能性测试。本发明实施例的技术方案可以有效的防止早期测试阶段对制造缺陷的漏检情况的发生，

(19)中华人民共和国国家知识产权局 (12)发明专利 (10)授权公告号 CN 112394281 B (45)授权公告日 2021.04.23 (21)申请号 202110072490.6 审查员张丽萍 (22)申请日 2021.01.20