多芯片平铺封装结构.pdfVIP

下载本文档

2
0
约1.02万字
约 10页
2023-05-19 发布于北京
举报
版权申诉

多芯片平铺封装结构.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提供了多芯片平铺封装结构，多芯片多芯片平铺封装结构包括引线框架和塑封体，其中塑封体形成于引线框架的载片区，在塑封体内封装有位于载片区上的半导体电容及至少一个功能芯片，其中功能芯片和半导体电容并排铺设在载片区上，并能够与引脚电连接。在发明中，相比于相关技术中的片式电容，半导体电容体积小，从而能够与功能芯片一起平铺封装在载片区。在这种情况下，半导体电容距离功能芯片较近，这能够大幅降低因封装而产生的电信号延迟，降低多芯片平铺封装结构上的寄生电感，由于寄生电感和延迟的减小，进一步提高了功能芯片的抗

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 114899169 A (43)申请公布日 2022.08.12 (21)申请号 202210520867.4 (22)申请日 2022.05.13 (71)申请人意瑞半导体（上海）有限公司地址