第3章FPGACPLD结构与应用.pptVIP

3.3 CPLD的结构与工作原理 图2-27 MAX7128S的结构 2．逻辑阵列块(LAB) 1个LAB由16个宏单元组成，多个 LAB通过可编程连线阵列和全局总线连接在一起。 每个LAB有下列输入信号： 来自PIA的36个信号 全局控制信号，用于寄存器辅助功能 从I/O引脚到寄存器的输入 第三十页，共七十三页。 3.3 CPLD的结构与工作原理 3．扩展乘积项 图2-28 共享扩展乘积项结构 共享扩展项 每个LAB有16个共享扩展项 第三十一页，共七十三页。 3．扩展乘积项 图2-29 并联扩展项馈送方式 并联扩展项 宏单元中未被用到的乘积项，可分配到邻近的宏单元中。 允许最多20个乘积项。 第三十二页，共七十三页。 3.3 CPLD的结构与工作原理 4．可编程连线阵列(PIA) 图2-30 PIA信号布线到LAB的方式 第三十三页，共七十三页。 5．I/O控制块 图2-31 EPM7128S器件的I/O控制块 I/O控制块允许每个I/O引脚单独被配置为输入、输出和双向工作方式。 第三十四页，共七十三页。 3.4 FPGA的结构与工作原理 3.4.1 查找表逻辑结构 图2-32 FPGA查找表单元 大部分FPGA采用基于SRAM的查找表结构（LUT)，即用SRAM来构成逻辑函数发生器。 第三十五页，共七十三页。 3.4.1 查找表逻辑结构 图2-33 FPGA查找表单元内部结构 第三十六页，共七十三页。 Cyclone系列器件由逻辑阵列块（LAB）、嵌入式存储器块、I/O单元和锁相环（PLL）等模块构成。各模块之间存在着丰富的互连线和时钟网络。 3.4.2 Cyclone系列器件的结构与原理 每个LAB都是由多个LE构成。 LE由一个4输入的查找表LUT、进位链逻辑和一个可编程的寄存器构成。 可编程的寄存器可配置成4种模式。 LE有3个驱动内部互连。LUT和寄存器的输出可单独控制。 1. 逻辑单元（LE） 第三十七页，共七十三页。 3.4.2 Cyclone系列器件的结构与原理 图2-34 Cyclone LE结构图 第三十八页，共七十三页。 Cyclone的LE可工作在下列两种操作模式： 普通模式 LE适合组合逻辑的实现。 动态算术模式 实现加法器、计数器等功能。单个LE内有4个2输入的LUT。 3.4.2 Cyclone系列器件的结构与原理 第三十九页，共七十三页。 3.4.2 Cyclone系列器件的结构与原理 图2-35 Cyclone LE普通模式 第四十页，共七十三页。 3.4.2 Cyclone系列器件的结构与原理 图2-36 Cyclone LE动态算术模式 第四十一页，共七十三页。 3.4.2 Cyclone系列器件的结构与原理 图2-37 Cyclone LAB结构 2. 逻辑阵列块LAB 第四十二页，共七十三页。 3.4.2 Cyclone系列器件的结构与原理 图2-38 LAB阵列 第四十三页，共七十三页。 3.4.2 Cyclone系列器件的结构与原理 图2-39 LAB控制信号生成 第四十四页，共七十三页。 3.4.2 Cyclone系列器件的结构与原理 图2-40 快速进位选择链 第四十五页，共七十三页。 3.4 FPGA的结构与工作原理 图2-41 LUT链和寄存器链的使用 3.4.2 Cyclone系列器件的结构与原理 第四十六页，共七十三页。 3.4 FPGA的结构与工作原理 图2-42 LVDS（低压差分串行）连接 3.4.2 Cyclone系列器件的结构与原理 第四十七页，共七十三页。 3.5 硬件测试技术 图2-43 边界扫描电路结构 3.5.1 内部逻辑测试 3.5.2 JTAG边界扫描测试 第四十八页，共七十三页。 3.5.2 JTAG边界扫描测试 引 脚 描 述 功 能 TDI 测试数据输入(Test Data Input) 测试指令和编程数据的串行输入引脚。数据在TCK的上升沿移入。 TDO 测试数据输出(Test Data Output) 测试指令和编程数据的串行输出引脚，数据在TCK的下降沿移出。如果数据没有被移出时，该引脚处于高阻态。 TMS 测试模式选择(Test Mode Select) 控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升沿到来之前稳定。 TCK 测试时钟输入(Test Clock Input) 时钟输入到BST电路，