DSP原理及应用（第2版）全套PPT课件.pptxVIP

;课程目标;DSP 系 统;本章学习目标;数字信号处理理论（Digital Signal Processing） 频谱分析 、数字滤波器设计 、自适应信号处理 、信号压缩 、信号建模 …… 数字信号处理器 (Digital Signal Processor) 专门针对数字信号的数学运算需要而设计开发的一类集成电路芯片;1.2.1 DSP芯片的主要结构特点 （1）哈佛结构 （2）专用的硬件乘法器 （3）流水线操作 （4）特殊的DSP指令 （5）高速度和高精度 （6）片内片外两级存储结构 （7）多机并行 （8）低功耗 （9）可编程DSP内核;中央处理器的体系架构可以分为：冯?诺依曼结构和哈佛结构?。; 哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。可以减轻程序运行时的访存瓶颈。;专用的硬件乘法器 ;流水线操作：执行指令的几个阶段在程序执行过程中是重叠的 ，即几条不同的指令同时处于激活状态，每条指令处于不同的阶段。 ;DSP???普通单片机的比较;DSP芯片的发展;DSP芯片分类及主要技术指标;;DSP芯片的选择;DSP系统的构成;数字信号处理与模拟信号处理方式的比较;DSP系统的设计过程;本章重点小结; DSP的基本结构和特性;本章学习目标;;‘28x DSP内部结构;‘28x的主要特性 高性能静态CMOS技术 JTAG边界扫描支持 高性能的32位中央处理器 片内存储器 Boot Rom 外部存储器XINTF接口（仅F2812有） 时钟与系统控制 外部中断 外部中断扩展模块 电机控制外设 ……; TMS320F2812芯片的封装方式有两大类： 179引脚的GHH球形网格阵列BGA封装（Ball Grid Array）； 176引脚的LQFP封装（Low-profile Quad）。;地址总线 程序地址总线PAB ：22位，寻址空间为4MB。 数据读地址总线DRAB：32位，寻址空间为4GB。 数据写地址总线DWAB：32位，寻址空间为4GB。 ;内部总线结构;前述数据总线和地址总线均为DSP芯片内部总线，不是用于访问外扩存储器的总线。;算术逻辑运算单元ALU：完成二进制补码的算术运算和布尔运算 乘法器 ：完成32×32位二进制补码的乘法运算，结果为64位 ，无符号或带符号数 3个桶形移位器 ：完成数据的左移或右移操作，最多可以移16位 CPU寄存器 ：独立的寄存器空间 ，并不映射到数据存储空间 。ACC、XARn、DP、IFR、IER、P…… 状态寄存器 ST0和ST1：包含有各种标志位和控制位 ，例如OVC、PM、V、N、Z、C、ARP…… ;TMS320F28x DSP处理器有两个独立的存储空间，即片内存储器和外部存储器，存储器的各个区块都统一映射到程序空间和数据空间，并且划分为如下几部分 : 1）程序/数据存储器:SARAM、ROM、Flash 2）CPU的中断向量：保留了64个地址作为CPU的32个中断向量； 3）保留区：某些地址被保留作为CPU的仿真寄存器使用； 外部存储器可以通过外部接口XINTF来扩展;内部存储空间包括：SARAM（M0，M1，L0，L1，H0）Flash、OTP、Boot ROM、CSM、中断向量、外设帧PF0、PF1、PF2;外部接口分为5个区域： XINTF区域0、1、2、6和7。各区都可以有独立的等待状态数、选通信号建立和保持时序;XINTF接口信号;XINTF空间访问 ;XINTF寄存器 ;‘28x系列DSP芯片的基本结构和主要特性、中央处理器结构和内部总线结构、内部存储空间和外部扩展接口 ； 中央处理器CPU是芯片的核心模块，完成各种所需的逻辑运算和算术运算 ； 芯片内部的各种存储模块包括M0、M1、L0、L1、Flash、ROM、OTP、H0和Boot Rom，用于程序或数据的存储 ；; 时钟和系统控制;本章学习目标;‘28x系列DSP时钟和系统控制电路包括振荡器、锁相环、看门狗和工作模式选择等； 锁相环和振荡器的作用是为DSP芯片中的CPU及相关外设提供可编程的时钟 ； 芯片内部的外设分为高速外设和低速外设，可以设置不同的工作频率； 看门狗模块用于监控程序的运行状态，它是提高系统可靠性的重要环节 。 ;DSP芯片内部的时钟和复位电路;时钟和系统控制寄存器 ;外设时钟控制寄存器PCLKCR;高速外设时钟预定标寄存器HISPCP;低速外设时钟预定标寄存器LOSPCP ;锁相环单元PLL ;PLL禁止 系统时钟等于XCLKIN； PLL旁路（上电时默认配置， PLLCR寄存器为零）， 系统 时钟等于XCLKIN/2 PLL使能（PLLCR寄存器中有一个非零值n），系统时钟