2022年北京交通大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）.docxVIP

2022年北京交通大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案） 一、选择题 1、某计算机主存按字节编址，由4个64M×8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储器总线相连，主存每次最多读写32位数据。若double型变量x的主存地址为80400lAH，则读取x需要的存储周期数是（ ）。 A.1 B.2 C.3 D.4 2、关于LRU算法，以下论述正确的是（ ）。 A.LRU算法替换掉那些在Cache中驻留时间最长且未被引用的块 B.LRU算法替换掉那些在Cache中驻留时间最短且未被引用的块 C.LRU算法替换掉那些在Cache中驻留时间最长且仍在引用的块 D.LRU算法替换掉那些在Cache中驻留时间最短且仍在引用的块 3、信息序列16位，若想构成能纠正一位错、发现两位错的海明码，至少需要加（ ）位校验位。 A.4 B.5 C.6 D.7 4、在原码两位乘中，符号位单独处理，参加操作的数是（ ）。 A.原码 B.绝对值的补码 C.补码 D.绝对值 5、float型数据通常用IEEE754标准中的单精度浮点数格式表示。如果编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是（ ）。 A.C1040000H B.C2420000H C. C1840000H D.CIC20000H 6、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（ ）。 I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的 II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等 III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式 IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现， A. I，II B. I，III，IV C. I，II，IV D.I，IV 7、总线的通信控制主要解决（ ）问题。 A.由哪个主设备占用总线 B.通信双方如何获知传输开始和结束 C.通信过程中双方如何协调配合 D.B和C 8、假设基准程序A在某计算机上的运行时间为100s，其中90s为CPU时间，其余为/O时间。若CPU速度提高50%，V/O速度不变，则运行基准程序A所耗费的时间是（ ）。 A.55s B.60s C.65 s D.70s 9、CPU中不包括（ ）。 A.操作码译码器 B.指令寄存器 C.地址译码器 D通用寄存器 10、下列操作中，不属于“中断隐指令”所完成的是（ ）。 I.关中断 II.开中断 III.保护现场 IV.保存断点 V.将中断服务程序首地址送PC A. I，II B.II，III，V C.II，III D.III，V 11、在单级中断系统中，中断服务程序执行顺序是（ ） a.保护现场：b.开中断；c.关中断：d.保存断点：e.中断事件处理：f.恢复现场：g.中断返回 A.a→e→f→b→g B. c→a→e→g C. c→d→e→f→g D. d→a→c→f→g 12、在计算机体系结构中，CPU内部包括程序计数器（PC）、存储器数据寄存器（MDR）、指令寄存器（IR）和存储器地址寄存器（MAR）等。若CPU要执行的指令为MOV RO，#100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是（ ）。 A.100RO B.100→MDR C.PC→MAR D.PC→IR 13、某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水，线阻塞，此时流水线的吞吐率为（ ）。 A.0.25x109条指令/秒 B.0.97x109条指令/秒 C.1.0x109条指令/秒 D.1.03x109条指令/秒 14、某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则 Store指令中偏移量的取值范围是（ ）。 A.-32768~+32767 B.-32767