北京大学《集成电路原理与设计》课件-第2章 闩锁、设计规则和SOI.pptVIP

* 一个n阱CMOS工艺的λ设则 1. n阱 W1 最小宽度 10λ W2 最小间距（等电位） 6λ （不等电位） 9λ 2. 有源区 A1 最小宽度 3λ A2 最小间距 3λ A3 阱内p＋有源区到阱边最小间距 5λ A4 阱外n＋有源区与n阱最小间距 5λ * 3. 多晶硅 P1 最小宽度 2λ P2 最小间距 2λ P3 伸出有源区外的最小长度 2λ P4 硅栅到有源区边的最小距离 3λ P5 与有源区的最小外间距 1λ 4. 注入框 I1 最小宽度 5λ I2 最小间距 2λ I3 对有源区的最小覆盖 2λ * 5. 引线孔 C1 最小引线孔面积 2λ×2λ C2 最小引线孔间距 2λ C3 有源区或多晶硅对引线孔的最小覆盖 1.5λ C4 有源区引线孔到多晶硅栅的最小间距 2λ C5 多晶硅引线孔到有源区最小间距 2λ C6 金属或注入框对引线孔的最小覆盖 1λ 6. 金属连线 M1 最小线宽 3λ M2 最小间距 3λ * 90nm CMOS技术主要版图设计规则 图形 线宽（um） 间距（um） 有源区 0.12 0.14 多晶硅 0.10 0.14 引线孔 0.12 0.14 金属1 0.12 0.12 通孔1－6 0.13 0.15 金属2－7 0.14 0.14 通孔7－8 0.36 0.34 金属8－9 0.42 0.42 n+/p+ 0.44 * 第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 CMOS版图设计规则 2.3.3 SOI工艺 * 2.3.2 SOI CMOS基本工艺 SOI结构 SOI工艺 SOI优点 * SOI CMOS结构 1. 体区和衬底隔离。体电位是浮空会引起浮体效应。需专门设计体区的引出端。 2. 衬底相对沟道区也相当于一个MOS结构，因此也把SOI MOSFET 的衬底又叫做背栅, 是五端器件 。 * SOI MOSFET的性能 厚膜器件 tsi2xdm。背栅对MOSFET性能基本没有影响，和体硅MOS器件基本相同 薄膜器件 tsixdm。在栅电压的作用下可以使顶层硅膜全部耗尽 可以通过减薄硅膜抑制短沟道效应 * 右缺图2.7—4 * 缺图2.7-5 集成电路原理与设计 2制作工艺：闩锁效应、版图规则和SOI 北京大学《集成电路原理与设计》 * 铜互连可以减少连线层数 * CMOS 工艺 * 寄生效应：场区寄生MOS晶体管 防止出现寄生沟道的措施: 足够厚的场氧化层 场区注硼 * 体硅CMOS中的闩锁效应 VDD VSS Vin Vout * 闩锁效应:等效电路 Q1 Q2 Q3 Q4 Vout Vout Rw Rs 如果某些干扰使得Vout高于Vdd或者低于Gnd 引起寄生双极器件Q3或Q4导通 VDD 寄生晶体管Q1、Q2，寄生电阻Rnw、Rsub构成等效电路 Q1和Q2交叉耦合形成正反馈回路 电流在Q1和Q2之间循环放大 VDD和GND之间形成极大的电流，电源和地之间锁定在一个很低的电压(维持电压Vh) * 防止闩锁效应的措施 减小阱区和衬底的寄生电阻 降低寄生双极晶体管的增益 使衬底加反向偏压 加保护环 用外延衬底 采用SOI 工艺 * 抑制闩锁效应： 1、减小寄生电阻 2、降低寄生晶体管增益 3、衬底加反向偏压 * 4、保护环 * 5、外延衬底 6.SOI工艺 * * 第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 CMOS版图设计规则 2.3.3 SOI工艺 * 根据版图数据制作掩模版 * 集成电路的设计过程 现代VLSI的设计过程是一个从抽象到具体的过程 抽象的目的是提高设计层级，提高设计能力 设计的过程就是逐步对高层级的抽象设计向低层级的设计进行映射的过程 Conception Validation Abstraction Detail Implementation Fabrication * 集成电路的设计层级 最早的IC设计根据版图数据加工掩模版，利用掩模版进行加工 当时的IC设计人员同机械和建筑设计人员类似，用直尺和坐标纸工作 SYSTEM GATE CIRCUIT Vout Vin CIRCUIT Vout Vin MODULE + DEVICE n+ S D n+ G * 集成电路的设计过程 设计的过程就是逐步对高层级的抽象设计向低层级的设计进行映射的过程 版