EDA多功能信号发生器的设计.docVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实训题目:多功能信号发生器的设计 1 系统设计 1.1 设计要求 1.1.1 设计任务 设计并实现一个基于FPGA的多功能信号发生器。 1.1.2 性能指标要求 1.能够产生两种以上输出波形(正弦波、三角波、锯齿波等)。 2.输出的波形的频率允许有多种选择。 3.输出波形的幅度在 1V~5V 范围内。 4.输出的波形能够用示波器测量。 1.2 设计思路及设计框图 1.2.1设计思路 多功能信号发生器的原理框图如图所示。其中,CLKGEN是分频器,提供的50MHz的主频率进行分频,以得到满足多功能信号发生器设计需要的时钟频率。 之后是三选一 数据选择器,分别为8hz,13hz,18hz。 Lpm_counter256是参数可设置的计数器,用于产生lpm_rom256的8位地址,并从q[7..0]端输出。 lpm_rom只读存储器,用于存放多功能信号发生器的波形数据信号。 设计了三个波形为的正弦波,方波,三角波。结果由输出端q[7..0]输出到四选一选择器,由sel[1..0]选择控制。 1.2.2总体设计框图 2 各个模块程序的设计 数据选择器,分频器程序见下表 计数器模块:计数器的元件生成时,首先在执行File然后New,打开一个分频器计数器锯齿波正弦波三角波方波输出波形选择器新的模块或者原理图文件编辑窗口,双击窗口并选择libraries栏中的选着ari?themtic的lpm?couter(计数器)?lpm元件,之后点击ok并在弹出窗口中完成对参数的设置之后就可得到一个计数器元件。波形?ROM模块:为了将数据装入ROM中,在加入并设置ROM之前,应首先新建一个Memory?initial?izationfile文件,并设置波形最后保存后缀为,mif,生成的存储器初值设定文件保存在工程的目录中,完成存储器初始值设定后,就可以加入波形只读存储器ROM,在library中选着storage中的lpm?rom即只读存储器ROM的lpm元件,输出位为8位,字数是256,采用但时钟控制方式。由于我的设计出的波形有四种,所以我要加的ROM有四个元件,他们分别输出锯齿波,方波,正弦波还有三角波,生成四个元件后,波形ROM模块就完成了。 3 调试过程 在QuartusII中打开工程,连接好试验箱和示波器,编译成功后将程序烧录到硬件中,并将硬件中的输出波形端与波形发生器相连,最后在硬件中拨动相应的开关,观察波形发生器的波形,对波形进行来回测试,即可得出结果。 4 功能测试 4.1 测试仪器与设备 笔记本,EDA试验箱。 4.2 性能指标测试 能产生四种波形且频率可调。 4.3 误差分析 无 附录 附录1:仿真波形图(部分模块) 附录2:程序清单 分频器: module div5hz #( parameter WIDTH=27, parameter N=50_000_000, //开发板上的时钟MHz parameter M=5_000_000 //待分频的频率 ) (clkin,clkout,rst_n); //0.1S-10Hz input clkin,rst_n; output reg clkout; reg[WIDTH-1:0] cnt; always @(posedge clkin,negedge rst_n) //50_000_000MHz begin //1s-1Hz 50_000_000/1=50_000_000/2=25_000_000 if(!rst_n) cnt=0; else if(cntN/(2*M)-1) cnt=cnt+1; else cnt=0; end always @(posedge clkin,negedge rst_n) begin if(!rst_n) clkout=0; else if(cnt==N/(2*M)-1) clkout=~clkout; else clkout=clkout; end endmodule 数据选择器: `timescale 1 ps / 1 ps // synopsys translate_on module mux_04 ( data0x, data1x, data2x, data3x, sel, result); input [7:0] data0x; input [7:0] data1x; input [7:0] data2x; input [7:0] data3x; input [1:0] sel; output [7:0] result; wire

文档评论(0)

白丫 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档