集成电路cmos辅助设计课程设计.docxVIP

集成电路CMOS辅助设计课程设计 ———————————————————————————————— 作者： ———————————————————————————————— 日期： 集成电路CMOS辅助设计课程设计 四位加法器电路设计及幅员实现 专 业 ： 集成电路 学 号 ： 姓 名 ： XXX 指导教师 ： 日 期 : 2021年 12月 大连理工工程硕士 前 言 微电子技术、电子技术和计算机技术在相互渗透、相互支撑和相互促进的严密关系中，均得到飞速开展。现代信息社会的支柱—计算机和通信，其主要硬件设备就是集成电路。集成电路的开展、自从1947年世界上第一块晶体管的诞生以来，集成电技术以惊人的速度开展。第一块集成电路上只有四个晶体管，而目前的集成电路已经可以在一个芯片上集成几千万只晶体管，甚至上亿只晶体管。从上世纪80年代开场，IC制造的特征尺寸由3um缩小至，大约每十八个月缩小一倍。 随着特征尺寸的减小，IC的速度、功耗、性能等各种性能都得到了很大的提高，价格却迅速下降。社会的需求不断推动集成电路产业的开展，在IC设计方面，从晶体管的集成开展，进而开展到IP核的集成，在单个芯片上实现整个系统的功能，即IC设计已开展到片上系统SOC阶段。SOC中可以包括数字IC模拟IC射频IC和传感器，能实现非常复杂的系统功能。 模拟集成电路主要是指由电容、电阻、晶体管等组成的模拟电路集成在一起用来处理模拟信号的集成电路。有许多的模拟集成电路，如运算放大器、模拟乘法器、锁相环、电源管理芯片等。以下内容是对四位加法器电路设计及幅员实现。 目 录 第一局部 题目要求.................................................4 第二局部 电路设计....................................... .........5 第一节 集成电路幅员设计原理................... ......5 第二节 集成电路中的元件.............................. ...5 第三节 集成电路的制作流程..................... ........6 第四节 S-Editing编辑四位进位加法器..............7 第三局部：一位全加器电路仿真 第一节 仿真分析................................................ .9 第四局部 幅员设计 第一节 一位全加器幅员设计............................11 第二节 四位加法器幅员设计............................11 第五局部 结论........................................................ ...12 第六局部 心得体会........................................... ...12 附： 鸣谢............................................................................................12 第一局部 题目要求 题目: 四位加法器电路设计及幅员实现 摘要： 集成电路是电子电路，但他又不同于一般的电子电路，它把成千上万的电子元件包括MOS晶体管，电阻RES，电容CPA甚至电感集成在微小的芯片上，正是这种奇妙的设计和制造方式使它成为人类社会进步创造了空前的奇迹，而使这种奇迹成为现实的正是集成电路幅员设计。 集成电路幅员与集成电路的概念是一同诞生的，可以说没有幅员就没有集成电路。集成电路幅员实际是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响电路的性能本钱功耗。近年来迅速开展的计算机通讯嵌入式或者便携设备中集成电路的高性能低功耗运行都离不开集成电路幅员的精心设计，现代集成电路中开展起来的全定制与ASIC实际、单元库、IP库的建立，以及系统芯片设计的概念和方法学也无一不与集成电路幅员设计密切相关。 要求: 设计一个四位进位加法器单元电路。完成电路原理图的设计，仿真，以及幅员设计。要求尽可能满足以下要求。 Process 0.35um P-sub CMOS Process VDD V Temperature 27 VDS V Input A0~A3，B0~B3 output S0~S3