EDA设计流程及其工具.pptx

第2章 EDA设计流程及其工具;2.1 FPGA/CPLD 设计流程;2.1.1 设计输入(原理图／HDL文本编辑);1、设计输入（原理图/HDL文本编辑）;2 综合;综合 将前面输入的原理图、HDL语言描述转化为电路实现的门级网表的过程； 是从抽象到具体实现的关键步骤； 综合的结果不是唯一的； 为达到性能要求，往往对综合加以约束。;VHDL综合器运行流程;①、约束条件： 在逻辑综合过程中，为优化输出和工艺映射的需要，一定要有相应的约束条件以实现对设计实体的控制。 如： 面积、 速度、功耗、可测性。 ②、工艺库： 工艺库将提供综合工具所需要的全部半导体工艺信息。即工艺库不仅含有ASIC单元的逻辑功能、单元面积、输入到输出的定时关系、输出的扇出限制和对单元所需的定时检查。 ;③、逻辑综合3步曲： 逻辑综合工具将RTL级描述转换为门级描述一般有3步： 1）. 将RTL描述（VHDL程序）转换为未优化的门级布尔描述（布尔逻辑方程的形式）这一步称为“展平” 。 2）. 执行优化算法，化简布尔方程，这一步称为“优化” 。 3）. 按半导体工艺要求，采用相应的工艺库，把优化的布尔描述映射成实际的逻辑电路（逻辑实现）;④. 门级映射网表： 过程：取出优化后的布尔描述，并利用工艺库中得到的逻辑和定时上的信息去做网表，网表是对用户所描述的面积和速度指标的一种体现形式。工艺库中存有大量的网表，它们的功能相同，但可以在速度和面积之间权衡。;3、 适配;4、行为仿真、功能仿真、时序仿真 仿真就是让计算机根据一定的算法和一定的仿真库对EDA设计进行模拟，以验证设计，排除错误。 1）行为仿真： 此时的仿真只是根据VHDL的语义进行的，与具体电路没有关系。;3）时序仿真： 接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，仿真精度高。;5、编程下载 将适配后的下载文件，通过通信电缆或专用编程器写至相应目标器件的过程。; 器件编程需要满足一定的条件， 如编程电压、 编程时序和编程算法等。 普通的EPLD/CPLD器件和一次性编程的FPGA需要专用的编程器完成器件的编程工作。 基于SRAM的FPGA可以由EPROM或其它存储体进行配置。 在线可编程的PLD器件不需要专门的编程器， 只要一根编程下载电缆就可以了。 ;6、硬件测试 将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况。 ;实验开发系统; 九十年代以来，集成电路工艺发展非常迅速，已从亚微米(0.5到1微米)进入到深亚微米(小于0.5微米)，进而进入到超深亚微米(小于0.25微米)。其主要特点： 特征尺寸越来越小 芯片尺寸越来越大 单片上的晶体管数越来越多 时钟速度越来越快 电源电压越来越低 布线层数越来越多 I/O引线越来越多;年份 1997 1999 2001 2003 2006 2009 2012 最小线宽 0.25 0.18 0.15 0.13 0.10 0.07 0.01 (μm） DRAM容量 256M 1G 1G~4G 4G 16G 64G 256G 每片晶体管数 11 21 40 76 200 520 1400 （M） 芯片尺寸 300 440 385 430 520 620 750 (平方毫米） 频率 (兆赫） 750 1200 1400 1600 2000 2500 3000 金属化层层数 6 6-7 7