《数字电子技术基础》（第二版） 侯建军 第四章.pptVIP

第一节 触发器;相关知识回顾：;第一节 触发器;RD、SD为1 输出不变;RD SD Q Q 0 1 0 1 1 0 1 0 0 0 不定（X） 1 1 不变 ;Q： 触发器原端或1端。 ;RD SD Qn Qn+1 0 0 0 × 0 0 1 × 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 ;ARCHITECTURE rsff_a OF rsff2 IS BEGIN PROCESS(r, s) VARIABLE state : bit :=0; BEGIN END PROCESS ; END rsff_a;;一、基本RS触发器;1. 电路组成与工作原理;2. 特征表;假设：CP=1时，输入信号不改变。;二、主从触发器;二、主从触发器;3. 特征表;二、主从触发器;二、主从触发器;二、主从触发器;二、主从触发器;2. 逻辑功能;特征表 K J Qn+1 0 0 Qn 1 0 0 0 1 1 1 1 ;4. 主从JK触发器对激励信号的要求;（四）主从Ｔ触发器; 激励表 Qn Qn+1 T 0 0 0 0 1 1 1 0 1 1 1 0 ;主从触发器：CP=1, 若J、K变化，触发器的状态与特征表不一致。;0; Qn+1=D;（二）边沿JK触发器;三、边沿触发器;1. 移位寄存器;2. 计数器;;1. 同步RS触发器;型 号;第二节 时序电路概述 ;第二节 时序电路概述 ;? 时序电路的分类;第三节 同步时序电路的分析 ;作时序图;Q2n;状态转换表及状态转换图;/0;4. 作时序图 为了更好地描述电路的工作过程，常给出时序图或称波形图，画出在时钟脉冲和输入信号的作用下，同步时序电路状态和输出信号变化的波形图。 利用状态表或状态图，首先画出时钟脉冲，再画出状态Q2Q1波形图，最后画输出波形。 ;5.逻辑功能分析 通过状态转换图的分析，可以清楚地看出，每经过4个时钟脉冲的作用，Q2Q1的状态从00到11顺序递增，电路的状态循环一次，同时在输出端产生一个1信号输出。 该电路是一个模4计数器，时钟脉冲CP为计数脉冲输入，输出端Z是进位输出。也可将该计数器称为2位二进制计数器。 ;例：分析如图所示同步时序电路的逻辑功能。;0 0 0 0 1 1 1 1;0 0 0 0 1 1 1 1;三、分析小结;第四节 同步时序电路的设计 ;画逻辑电路图;例：设计???个序列检测器，每当输入011码时，对应最后一个1，电路输出为1，否则输出为0。;X;状态转换表;X;二、同步时序电路设计举例;状态转换表;5. 画逻辑电路图;6. 画全状态转换图;Sn+1/Zn;由于[B，E]，且[B，D]，则[D，E]。;2. 隐含表法;（3）关联比较;A;例：设计一个串行8421BCD码判别器，先输入低位后输入高位，当输入串行码是8421BCD码，在0000～1001范围内，输出为0，若输入串行码在1010～1111范围，输出为1。 ;0/0;X 0 1;X 0 1;0 1;同步时序电路设计举例;同步时序电路设计举例;例：设计一个模可变，带进位输出端的同步加法计数器。当控制信号X＝0时为三进制加法计数器；X＝1时为四进制加法计数器。;X;3. 画逻辑电路图;4. 画全状态图;ARCHITECTURE behav OF li4_4_5 IS BEGIN PROCESS(cp) VARIABLE cq : STD_LOGIC_VECTOR(2 DOWNTO 1); BEGIN END PROCESS; END behav; ; ELSE IF cq 11 THEN cq := cq + 1; ELSE cq:=00; END IF; IF cq = 11