fpga数字钟实训报告计划具有8点报时,按键调时功能要点计划.docxVIP

精品文档 精品文档 PAGE PAGE21 精品文档 PAGE 桂林电子科技大学职业技术学院 FPGA应用实训报告 数字钟 学院（系）： 电子信息工程系 专 业： 电子信息工程技术 学 号： 1212220217 学生姓名： 李建军 指导教师： 叶俊明 桂林电子科技大学职业技术学院实训报告 目 录 纲要 2 1绪论 3 2课题背景 4 2.1 设计任务与要求 4 2.2 设计目的 4 2.3 总体设计方案 4 3程序方案论证 5 3.1 分频方案论证 5 3.1.1 分频模块方案I 5 3.1.2 分频模块方案II 5 3.2 计时模块方案论证 6 3.2.1 计时模块方案I 6 3.2.2 计时模块方案II 6 3.3 方案总结 7 4系统软件设计 7 4.1 程序流程图 7 4.2 计时模块 8 4.3 闹钟模块 8 4.4 显示模块 8 5系统硬件设计 9 5.1FPGA的介绍 9 5.1.1FPGA概括 9 5.1.2FPGA基本构造 9 5.2 原理框图 11 6调试 12 6.1 调时程序调试 12 6.2 闹钟程序调试 12 总结 13 道谢 14 参照文件 15 附录 16 1 桂林电子科技大学职业技术学院实训报告 摘 要 数字钟是由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频次及稳定度，所以采用石英晶体振荡器。 分频器：因为振荡器产生的标准信号频次很高，假如要得到“秒”信号，需一 定级数的分频器进行分频。 计数器：有了“秒”信号，则能够根据60秒为1分，24小时为1天的制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。 由于计数的开端时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路能够对分和时进行校时。此外，计时过程要具有报时功能，当时间抵达整点时开始响，蜂鸣器不停地响1分钟后不响。 重点词：数字钟，振荡，计数，校正，报时 2 桂林电子科技大学职业技术学院实训报告 绪论 数字钟是采用数字电路实现对时、分、秒，数字显示的计时装置，宽泛用于个人家庭，车站，码头、办公室等公共场所，成为人们平时生活中不可少的必需品，由于数字集成电路的发展和石英振荡器的宽泛应用，使得数字钟的精度远远超过老式钟表，钟表的数字化给人们生产生活带来了极大地方便，而且大大地扩展了钟表原先的报时功能。诸如准时自动报警、校时自动打铃、时间程序自动控制、定是广播、自动启闭路灯、准时开关烘箱、通断动力设施，甚至各样准时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用有着特别现实的意义。 伴随着集成电路技术的发展,电子设计自动化(EDA)技术渐渐成为数字电路设计的重要手段。鉴于FPGA的EDA技术的发展和应用领域的扩大与深入，使得EDA技术在电子信息，通信，自动控制，计算机等领域的重要性日益突出。本设计给出了一种鉴于FPGA的多功能数字钟方法，测试结果表示本设计实现了一个 多功能的数字钟功能，具有时、分、秒计时显示功能，以24小时循环计时；具有校正小时和分钟的功能；以及清零，整点报时功能。 3 桂林电子科技大学职业技术学院实训报告 课题背景 数字化的钟表给人们带来了极大的方便。近些年，随着科技的发展和社会的进步，人们对数字钟的要求也越来越高，传统的时钟已不能知足人们的需求。多功能数字钟不论在性能仍是在样式上都发生了质的变化，有电子闹钟、数字闹钟等等。 利用EDA技术进行电子系统的设计具有以下几个特点:采用自顶向下的设计方法;用软件的形式设计硬件;用软件的方式设计过程中可用有关软件进行仿真;系统可现场编程,在线升级;整个系统集成在一个芯片上,体积小,功耗低,可靠性高.因此,EDA技术是现代电子设计的发展趋势. 用硬件描绘语言结合FPGA可编程器件能够极大地方便集成电路的设计，使其成为集成电路的发展趋势，也是每一个电子工程师必须掌握的技术，故鉴于FPGA(现场可编程门阵列)的设计型实验成为高校电类专业学生的必修且重要环节。 2.1设计任务与要求 （1）设计一个数码管实时显示时、分、秒的数字时钟（ 24小时显示模式） （2）到点报时、闹钟时间固定为 8：00 （3）同时设置按键调时。 2.2 设计目的 为了更好的运用掌握FPGA多功能数字钟编程知识，学会自我找到问题、剖析问题并解决问题的方法，培养仔细学习和工作的作风，锻炼自己的思考能力和团结合作能力。充足发挥思维创造性，开发功能多样的扩展功能电路并锻炼自己的着手能力。 2.3总