24进制计数器设计[整理].pdfVIP

湖南人文科技学院 课程设计报告 课程名称：电子技术基础课程设计 设计题目：24 进制数字电子钟时计器、译码显示电 路 系 别： 专 业： 班 级： 学生姓名: 号： 起止日期: 2009/06/01————2009/06/18 指导教师: 教研室主任： 1 / 18 指导教师评语： 指导教师签名： 年 月 日 成绩 项 目 权重 成 绩 1、设计过程中出勤、学习态度等方面 0.2 评 2 、课程设计质量与答辩 0.5 定 3、设计报告书写及图纸规范程度 0.3 总 成 绩 教研室审核意见： 教研室主任签字： 年 月 日 2 2 / 18 教学系审核意见： 主任签字： 年 月 日 摘 要 24 进制数字钟是一种用数字电路技术实现时计时的装置，与机 械式时钟相比具有更高的准确性和直观性。此次设计与制作 24 进制 电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序 逻辑电路；了解集成电路的引脚安排；了解各种时计数、译码芯片 的逻辑功能及使用方法；了解数字钟的原理。本次设计是基于24 进 制电子数字钟的原理，实现具有 24 进制清零功能的电子钟，它主要 由脉冲、10 进制加法器 74LS160、译码器 74LS48、共阴极 LED 数码管等四个模块构成。脉冲本利用 555 设计一个多谐振荡器，但 由于制板受单面板限制，故撤销了555 设计的多谐振荡器，而直接 由实验室提供脉冲。各功能模块在Quartus Ⅱ软件中先由 VHDL 语 言描述出，然后将其打包成可调用的元件，再利用原理图输入法将 各模块按功能连接起来就得到顶层文件的原理图。这时，再进行时 序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中， 选择正确的模式和各种设置后即可实现这次设计所要求的功能。 3 3 / 18 关键词：加法器;译码器;显示数码管 4 4 / 18 目录 设计要求1 前言 1 1.方案论证与对比2 1.1 方案一2 1.2 方案二2 1.3 两种方案的对比3 2 、各功能模块设计3 2.1 计数器电路3 2.2 译码驱动电路5 2.3 共阴极七段数码管