EDA练习册答案教学文案.docVIP

第一章 1.7.1 （1）FPGA CPLD （2）SYNPLIFY MODELSIM （3）存储器、运算器、数据选择器 （4）模块化、自下至上、自上至下 （5）设计输入、仿真验证、综合优化、布局布线、比特流生成 1.7.2 B A C A C 1.7.3 （1）答：EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。 （2）答：一、20实际70年代的CAD 二、20实际80年代的CAM、CAT、CAE 三、20实际90年代，各类可编程半导体芯片的生产推动了芯片设计技术的发展，硬件描述语言的产生和完善。 （3）答：①HDL ②VHDL、Verilog和AHDL 第二章 2.4.1 （1）IEEE-1076（87版） （2）软件模块化 （3）一个元件、一个电路模块 （4）0 1 （5）信号赋值 2.4.2 C B A D C 2.4.3 （1）答：1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本IEEE-1076（简称87版）之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的认同，并逐步取代了原有的非标准硬件描述语言。 （2）答：VHDL适用于行为级和RTC级描述； Verilog HDL和ABEL适合RTC级和门级描述，尤其是ABEL适合门级描述。 （3）答：LIBRARY库 程序包 ENTITY 实体 ARCHITECTURE 结构体 PROCESS 进程 CONFIGURATION 配置 第三章 3.9.1 （1）实体 外部电路 （2）GENERIC （3）资源库 设计库 （4）standard textio文件程序包 （5）块（BLOCK） 文件（COMPONENT） 3.9.2 A C D B B 3.9.3 （1）答：INOUT：为输入输出双向端口，即从端口内部看，可以对端口进行赋值，即输出数据。也可以从此端口读入数据，即输入。 BUFFER：为缓冲端口，功能与INOUT类似，区别在于当需要读入数据时，只允许内部回读内部产生的输出信号，即反馈。举个例子，设计一个计数器的时候可以将输出的计数信号定义为BUFFER，这样回读输出信号可以做下一计数值的初始值。 （2）答：①块语句：是由一系列并行语句构成的组合体，它的功能是将结构体中的并行语句组成一个或多个子模块。 ②进程语句：定义顺序语句模块，用以将从外部获得的信号值或内部运算数据向其他的信号进行赋值。 ③信号赋值语句：将设计实体内的处理结果向定义的信号或界面端口进行赋值。 ④子程序调用语句：可以调用进程或参数，并将获得的结果赋值于信号。 ⑤元件例化语句：对其他的设计实体做元件调用说明，并将此元件的端口与其他元件、信号或高层实体的界面端口进行连接。 （3）答：1、std_logic_1164程序包 2、std_logic_arith程序包 3、std_logic_signed程序包 4、std_logic_unsigned程序包 第四章 4.6.1 （1）数值 标识符 （2）常量 信号 变量 （3）标量型 复合类型 存取类型 文件类型 （4）-（231-1） （5）限定性数组 非限定性数组 4.6.2 B B D A D 4.6.3 （1）答： = 1 \* GB2 ⑴ 必须以英文字母开头。 = 2 \* GB2 ⑵ 字符可以是大写、小写的数字（0~9）和下划线（_）。 = 3 \* GB2 ⑶ 下划线前后都必须有英文字母或数字。 = 4 \* GB2 ⑷ EEA工具综合、仿真时，段标识符不区分大小写。 （2）答：综合器自动实现枚举类型元素的编码，一般将第一个枚举量（最左边）编码为0，以后的依次加1。编码用位矢量表示 ，位矢量的长度将取所需表达的所有枚举元素的最小值。 （3）答： 第五章 5.10.1 （1）顺序描述 并行描述 （