第三章 多周期CPU.pptxVIP

第三章 多周期CPU 设计主要内容1.简介2.指令执行的周期拆分3.总体电路设计和周期时序4. 控制信号1.简介单周期CPU用一个时钟周期执行一条指令。确定频率的因素：数据链路中的最长路径不管指令复杂程度如何，每时钟长度一样这就造成了时间上的浪费，因为简单的指令根本不需要那么长的时间。多周期CPU的中心思想是把一条指令的执行分成若干个小周期，根据每条指令的复杂程度，使用不同数量的小周期去执行。许多个小周期加在一起相当于单周期CPU中的一个周期。在我们实现指令中，最复杂的指令就是: lw rt, offset(rs)① 取指 PC+4②译码，寄存器输出，立即数扩展③ALU计算④访问存储器⑤写入寄存器最简单的指令 j addr，两个周期就行:①取指，PC+4②将指令中的address左移两位与PC加4 的高4位拼接起来的结果，输送至PC。ALU计算类型的指令需要4个周期:① 取指 PC+4②译码，寄存器输出③ALU计算④写入寄存器转移类型的指令，例如beq rs, rt, offset,需要3个周期:① 取指 PC+4②译码，寄存器输出③ALU计算，并决定输送至PC的地址IF复位/上个循环最后1个周期2.各个执行周期的分解aluc/加法ALU输出/PC+4本周期，ALU无用，所以将PC+4交由ALU计算11PCPC+4多周期CPU设计基本原则：本周期的结果保存以便下个周期使用为此，需要增加两个多路器控制模块为状态机控制，多数控制信号为组合逻辑PC+4为了保证beq和bne指令的跳转地址，ID阶段aluc输出+控制信号算出转移地址，EXE阶段由C锁存器输出IR锁存本条指令，PC+4不会改变指令内容IFIDAluc输出加法译码结果ALU输出PC+4PC+4+位移结果31①j 指令数据通路②jal指令数据通路③jr指令数据通路跳转，wpc=1不跳转wpc=03.多周期CPU总体电路及周期时序IF000EXE010MEM011ID001othersothersstartlwswlwjjaljrbeqbneWB100sw多周期CPU的状态图4.控制信号各个控制信号要根据当前的指令状态，并且兼顾到后一指令状态而设定。考虑清楚当前的数据通路状态，以及哪些寄存器下一拍需要被写。简言之，控制信号要准确协助这个周期的工作（考虑当前数据通路应有的状态），还要为下一状态的跳转做好准备工作（哪些寄存器在时钟上升沿到来时需要被写）。一起来填一填！