增强型MOS管的开关特性回顾.pptVIP

TTL门电路输入端负载特性计算 返回 等效高电平,和高电平效果相同,但不允许直接输入此电平作为高电平! 课 后 习 题 题[3.4] 题[3.7](a) 1 C’ 1 A’ 0 1 Y’ B’ A’ B’ C’ Y’ (Y’)’=A’B’C’=(A+B+C)’ 题[3.12] VI，悬空： T饱和导通（戴维南等效VE =1.1V， RE=5.4K， IB=0.074mA， IBS=0.047mA， Vo= 0.3V. (2) VI=0V,T截止,Vo输出高电平. (3) VI=5V, T饱和导通（戴维南等效VE =2.3V, RE=3.7K）IB=0. 43mA, IBS=0.047mA,Vo= 0.3V. 题[3.13] 题[3.14] 以下为TTL门电路，问输出逻辑（输入端负载特性） 题[3.15]以下为CMOS门电路，问输出逻辑 题[3.16/17] 输入输出特性，扇出系数 原理：无论是输出高电平还是低电平，都应该提供负载门电路足够的驱动电流；应该将高电平输出和低电平输出分别考虑；注意，当输出低电平驱动负载时，每种负载门输入电流的算法(和输入端结构有关):对于与和与非负载门，应按门数；对于或和或非门，应按输入端数算。 题[3.18]输入端负载特性，前提：TTL与非门电路 题[3.19]输入端负载特性，前提：TTL或非门电路 题[3.20]前提：CMOS门电路 (1)VI1悬空 (2)VI1接低电平(0.2 V) (3)VI1接高电平(3.2 V) (4)VI1经50欧姆接地 (5)VI1经10k欧姆接地 答案[3.18] 输入端负载特性 (1) 1.4 (2)0.2 (3)1.4 (4)0.05≈0 (5)1.4 答案[3.20] 各种情况VI2=0。因VI2支路无电流 答案[3.19] 都为1.4V，因为或逻辑输入电路之间无约束关系 题[3.23] 开路门外接电阻的计算，同样有输出低电平时，驱动电流问题 题[3.26] 开路门外接电阻的计算(TTL门电路) 三极管的作用，以及要达到的效果－逻辑传递 注意:三极管集电极饱和电流ICS 题[3.27] 此接口电路参数选择是否合理 注意:三极管集电极饱和电流ICS 题[3.27]理论依据:电平逻辑可以正确传递,驱动电流是否满足要求 (2)当CMOS或非门输出高电平,接口电路： (1) 当CMOS或非门输出低电平,接口电路：三极管截止， VC=VCC-6IIHRC=4.5V， (输出高电平) 三极管工作在不饱和状态, 电路参数选择不合理。 题[3.28]TTL IOL=8mA, T5截止电流50uA，CMOS IIH=IIL=1uA 1.高电平输入VIH为4V显然TTL门输出为高阻状态（即高电平输出也截止）, 此时总负载电流包括T5截止的漏电流和CMOS门的负载电流;此电流由VDD通过RL供给,所以此时RL不能过大。 2.低电平输入时，要求所有电流不能超过TTL门驱动电流，所以此时RL不能过小。 题[3.29] 下列那些门输出端可以直接并联 (1)具有推拉式输出的TTL电路； (2)TTL电路的OC门； (3)TTL电路的三态输出门； (4)普通的CMOS门； (5)漏极开路的CMOS门； (6)CMOS电路的三态输出门； 1、4不可，其余均可 练习题,以下扩展方式是否合适，CMOS门电路 (a) (b) (c) (d) 均不可。 (a) (d)同理 ，当与门输入低电平时输出不能保证低电平， 因为二极管的电压偏移作用； (b) (c) 同理，当或门输入低电平时输出却为高电平，输 入端负载特性。 练习题,以下扩展方式是否合适，TTL门电路 7400 2输入端四与非门7401 集电极开路2输入端四与非门7402 2输入端四或非门7403 集电极开路2输入端四与非门7404 六反相器7405 集电极开路六反相器7406 集电极开路六反相高压驱动器7407 集电极开路六正相高压驱动器 7408 2输入端四与门7409 集电极开路2输入端四与门 7410 3输入端3与非门74107 带清除主从双J-K触发器74109 带预置清除正触发双J-K触发器7411 3输入端3与门74112 带预置清除负触发双J-K触发器7412 开路输出3输入端三与非门74121 单稳态多谐振荡器74122 可再触发单稳态多谐振荡器74123 双可再触发单稳态多谐振荡器74125 三态输出高有效四总线缓冲门74126 三态输出低有效四总线缓