第八章 可编程逻辑器件.pptxVIP

基本要求 了解FPLA、 PAL、 GAL、EPLD、FPGA各类可编程逻辑器件的结构特点、工作原理，以此为例了解可编程逻辑器件的原理及应用。8. 1概述分类：从逻辑功能的特点上将数字集成电路分类。通用型：逻辑功能比较优简单，而且是固定不变的，组成复杂数字系统时经常要用到，很强的通用性，小规集成电路均属此类。专用型：某种专门用途而设计的集成电路，ASIC大规模集成电路、体积小、重量轻、功耗小、可靠性高。成本高、设计周期性长——改进、发展成可编程逻辑器件（PLD）。分为： 现场可编程逻辑阵列FPLA 可编程阵列逻辑PAL PLD分类： 通用阵列逻辑GAL 可擦除的可编程逻辑器件EPLD 现场可编程逻辑阵列FPGA集成度高密度PLD门G、可编程P、可擦除E、阵列A、器件D、逻辑L、通用G、现场FEPROM是一种可编程逻辑器件，但多用作存储器使用。用于PLD编程的开发系统由硬件和软件两部分组成。硬件：计算机、专门的编程器软件：各种编程软件系统可编程器件(ISP)的编程:不需要使用专门的编程，只要将计算机运行产生的编程数据直接写入PLD就行。PYP=0ABABCDP1P2P3P4ABBAAAAAPPP1BYP3DABP4(a)(b)(c)ENENAAA(d)A(e)国际国内通行符号PLD电路中门电路的惯用画法(a)与门(b)输出恒等于0的与门(c)或门(d)互补输出的缓冲器(e)三态输出的缓冲器*8.2 现场可编程逻辑阵列（FPLA）依据：任何一个逻辑电路可变成与或式。图8.2.1 组成：可编程与逻辑阵列，生产乘积项 可编程或逻辑阵列，生产相加项 输出缓冲器（三态门）ABCD与逻辑阵列FPLA的基本电路结构图8.2.1OEY3Y2Y1Y0或逻辑阵列FPLA与ROM比较结构相似:与逻辑阵列，或逻辑阵列，输出缓冲器组成。不同之处:1)ROM的与逻辑阵列(地址译码器)是固定的，而FPLA的不是固定的，是可编程的。2)ROM的与逻辑阵列将输入变量的全部最小项译出,而FPLA的与逻辑阵列只将部分输入变量的最小项译出，乘积项比ROM少。3)ROM的内部资源的利用率低,FPLA的内部资源的利用率高。FPLA的规格：输入变量数、与逻辑阵列的输出端数、或逻辑阵列的输出端数三者的乘积表示。例:16×48×8表示16个变量入、48个乘积项、8个输出端。 FPLA的编程单元有熔丝型和叠栅注入式MOS两种。单元结构与PROM、UVPROM一样 当XOR的熔丝连通时，XOR =0，Y3、Y2、Y1、Y0与来自或门逻辑阵列的输出S3、S2、S1、S0同相； 当XOR的熔丝熔断后，XOR =1，Y3、Y2、Y1、Y0与来自或门逻辑阵列的输出S3、S2、S1、S0反相；MABCDG7G8PR/OE时序逻辑型FPLA的电路结构G1G2G3GG5G6Y1Y2Y3Y4Y5Y6Q1Q2Q3Q4Q5Q6JKJKJKJKJKJKQRQRQRQRQRQR图8.2.3CLKQ1、Q2、Q3、Q4反馈到与—或逻辑阵列上，方便地构成时序电路。8.3 可编程阵列逻辑（PAL）PAL采用双极型工艺，熔丝编程方式。组成： 可编程与逻辑阵列 固定的或逻辑阵列 输出电路8.3 .1 PAL的基本电路结构图8.3.1电路特点：可编程与逻辑阵列,所有交叉点均有熔丝接通，编程时将有用的熔丝保留，将无用的熔丝熔断。固定的或逻辑阵列。图8.3 .2编程后的PAL电路或逻辑阵列与逻辑阵列I1I2I3I4Y1Y2Y3Y4乘积项乘积项乘积项乘积项图8.3.1 PAL器件的基本电路结构I1I2I3I4Y1Y2Y3Y4乘积项乘积项乘积项乘积项图8.3.2 编程后的PAL电路图8.3.2 是经过编程后的PAL器件电路的结构图,它所产生的逻辑函数为:YY8.3.2 PAL的几种输出电路结构和反馈形式一、专用输出结构 输出端只能用作输出使用。(其它结构可作输入)，只能产生组合逻辑函数。二、可编程输入/输出结构图8.3.4 PAL的可编程输入/输出结构SYXOR带有异或门的可编程输入/输出结构 XOR=0时，S与Y同相。 XOR=1时，S与Y反相。可控制输入端的编程可以控制输出的极性。图8.3.5带有异或门的可编程输入/输出结构三、寄存器输出结构/Q重新入与门阵列，方便组成时序电路。图8.3.6 PAL的寄存器输出结构图8.3.7 异或输出结构四、异或输出结构 异或输出结构型PAL的电路结构如图8.3.7所示。 它的电路结构与寄存器输出结构类似,只是在与--或逻辑阵列输出端又增设了异或门。 对与--或逻辑阵列输出的函数求反，还可以实现对寄存器状态进行保持的操作。 Q=A反馈加入到输入变量B上，产生(A+B)、(A+B)、(A+B)、A+B）4个反馈量，并接至与逻辑阵列的输入端。通过对与逻辑阵列的编程，能产