三峡大学CPLD实验报告.docVIP

EDA实验室 PAGE 17 Electronic Design Automation Laboratory， Electrical Engineering Renewable Energy School， China Three Gorges University CPLD及电子CAD 实验报告 姓名 ： 学号 ： 网选班号: 网选序号: 同组同学姓名： 三峡大学电气与新能源学院 实验报告 本学期我们学习了CPLD及电子CAD这门课程，在短短八周课的中感觉自己受益匪浅。也了解了数字钟的基本原理和基本构成，这门以前十分陌生的课程有了一定的了解。虽然在实验过程中，遇到很多困难，但是让我收获很多。下面是我学习这门课程的实验报告： CPLD(Complex Programmable Logic Device)以及电子CAD(Computer Aided Design )总共包含六个主要实验项目，分别如下： 1、实验一 组合逻辑设计、实验装置的使用方法 2、实验二 用VHDL设计十六进制加法计数器 3、实验三 用VHDL设计6进制、60进制计数器 4、实验四 报时电路、分频电路、二选一电路 5、实验五 数字钟综合设计 6、实验六 PROTEL99原理图、印制电路板图（PCB）设计 通过以上六个实验了解MAX+PLUS II设计软件原理图输入、项目编译、波形仿真、管脚分配及器件编程下载以及对程序的分析等，通过理论程序和实际仿真，使我们对电子方面的实验有了进一步了解。 MAX+PLUS II软件使用注意事项：所有涉及的文件都要用英文或下划线命名，中间不能有汉字，每次编译文件必须保证文件处在当前状态下，分配管脚是应遵循相应的结构图信号与芯片引脚对照表，频率要选择适当，所有实验都在模式5的状态下调试。 实验一 组合逻辑设计、实验装置的使用法 一、实验目的： 1、通过一个简单的3-8译码器的设计，让学生掌握组合逻辑电路的设计方法。 2、初步了解CPLD设计的全过程，初步了解软件的使用。 3、掌握组合逻辑电路的静态测试方法。 二、实验内容： 进入Windows操作系统，打开MAX+PLUS II的设计软件。 1、指定设计的项目名称 用MAX+PLUS II编译一个项目前，必须确定一个设计文件作为当前项目。对于每个新的项目应该建立一个单独的子目录，当指定了保存该设计项目的子目录名。其步骤为： （1）启动File-Project Name菜单，将出现Project Name对话框。 （2）在Project Name对话框内，键入你的设计项目名。 （3）选择OK。这时，MAX+PLUS II的标题条将显示新的项目名字。 2、选择器件 点击AssignDevice菜单，选择器件（本设计一律选用EPIK30TC144-1）。 3、建立新文件 在File菜单中选择New，再在New中选择Graphic Editor file,然后按下OK按钮，将会出现一个五标题的图形编辑窗口。 三、实验程序及原理图 四、设计项目的编译 （1）点击MAX+PLUS IICompile菜单项，则出现编译窗口。 （2）选择Start即可。MAX+PLUS II编译器将检查项目是否有错，并对项目进行逻辑综合，然后将项目最终设计结果加载到Altera器件中去，同时产生报告文件、编程文件和用于时间仿真的输出文件。 （3）在底层图编辑器中观察适配结果以及管脚的重新分配、定位 为了在底层图编辑器中观察编辑器的划分和适配结果应按下面的步骤操作： 1．打开底层图编辑器窗口。 启动MAX+PLUS II—Floor plan Editor菜单命令。 2．选择Layout--Device View视图显示方式—ACEX1K—EPIK30TC144-1。 3．显示最后一次编译所生成的底层图 在LayoutLast Compilation Floor plan, 底层图编辑器将显示最后一次编译产生的不可编辑的（只读）视图被存储在适配文件中。 五、设计项目的模拟仿真 （1）选择File--New,然后选择Waveform Editor File,从下拉列表框中选择.扩展名，并按OK，即可创建一个新的无标题文件。 （2）在窗口空白区单击鼠标右键，Enter Node from SNF 对话框将出现啊屏幕上。 （3）仅选中Type 框中的input和output项，选择list,可列出所有的input和output。 （4）单击可使用节点或组右窗口中的所需项。 （5）选择OK，出现波形编辑器，根据需要来编辑波形。 （6）选择File--Save as,在File--Name对话框中，按OK即存盘。 （7）在MAX+PLUS II菜单中，选择Simula