数字电路实验课件.pptVIP

数字电路与逻辑设计实验 实验体系整体说明如下 实验中重点注意系统设计逻辑概念与结构，以工程应用的要求来对待实验： 项目设计要求——设计系统构架——设计层次协议——逻辑时序关系——正确选用搭配元器件—— 系统调试与改进。 数字逻辑实验箱 1、用线原则： 按连线距离控制线长短； 2、按色连线（易排故障） 红色——电源“+” ； 黑色——电源“-” ； 黄色——时钟； 蓝色——输入； 绿色—— 输出。 3、按长短分类收放； 4、抓线： 不能抓、拔线头。 1、每次实验用芯片在实验箱安放固定位置，不得随意调整（多班使用）； 2、连线时，注意芯片引脚数与安放插座引脚数，不同时，芯片连线时上排引脚要加空孔数； 3、注意电源开关，开机顺序——AC-——DC 关机顺序——5VDC——AC; 4、有部分实验箱信号源供电需开15DC。 实验 一 TTL门电路逻辑功能测试及三态输出门应用 1、 4路（2-3-3-2）输入的与或非门74LS54 介绍 逻辑表达式： （1）三种状态：高电平、低电平和高阻态。 （2）控制端EN(使能端)： 两种使能方式---低电平使能和高电平 使能端无效时---输出门处于高阻态，相当于电路与负载断开。 3、三态输出门实现多路信息的分时采集 四、实验内容及要求 1、熟悉综合实验箱的基本功能； 七、实验前准备（预习）： 1、熟悉并画出“与或非门”74LS54芯片引脚排布，注明多余引脚处理方法（接高电位或低电位、或悬空）； 2、熟悉并画出“与非门”74LS00芯片引脚排布，根据设计要求写出E0~E3表达式画出用2片74LS00“使能控制器”逻辑电路图（标注芯片编号、引脚编号）。 3、画出记录数据表。 实验 二 中规模组合逻辑芯片的应用及组合逻辑设计 2、实验元器件 1）74LS20 —— 4输入2与非门 二进制译码器输出项——与非关系 （4）可以用多个与非门对同一个二进制译码器输出进行不同的组合实现多输出组合逻辑函数，如 4、数据选择器设计单个输出逻辑电路的基本原理 实验三 中规模时序逻辑芯片的应用及时序电路设计 三、实验的基本原理 4、74LS90：二－五－十进制异步计数器 5、74LS193：双时钟4位同步加/减可逆计数器 6、CD4040：十二位串行进位二进制计数器/分频器 四、实验内容及要求 4、AT28C16 --- E2PROM只读电擦除存储器 四、实验内容及要求 1、实验电路 图9-13为应用并行存储器AT28C16的译码显示电路（数码管为共阳结构） 四、实验内容及要求 数据选择器可以很方便地实现单个输出逻辑函数，即具有n位地址输入的数据选择器，可以产生任何形式输入变量数不大于n＋1的组合逻辑函数。将选择端A0~An-1作为n个输入变量，数据输入端D0～D2n-1为第n+1个变量的输入或其他形式，即可实现n+1个变量以下的组合逻辑函数。如4选1数据选择器有2个选择端可以可实现3个变量以下的组合逻辑函数。 运用二进制译码器和数据选择器的知识，设计一个由5名（含主、副专家）裁判表决控制电路。 1、电路功能要求如下： (1) A、B、C、D、E五名裁判，其中A为主裁判，B、 C、D、E为副裁判； （3）由5位拨动开关分别代表A、B、C、D及E五名裁判的表决情况，由1位发光二极管亮灭指示表决总结果。 （2）当主裁判一名及两名以上（含两名）副裁判认为符合要求时电路输出（Y）为“1”；反之输出为“0”； 2、专家裁判表决器的设计参考思路 为了区分74LS138和74LS153的选择输入端，用A0、A1和A2分别代替74LS138的A0、A1和A2，用A3和A4代替74LS153的A0和A1。 74LS138的输出逻辑表达式为： 应用时一般将控制端直接接有效电平，则有 74LS153的输出逻辑表达式为： （1）A、B、C、D及E五位专家裁判的选择，有两种方案（即主裁判为A0~A2中的一个，或为A3~A4中的一个），如选定A4主裁判A，则A0~A3四个选择端为副裁判； （2）使用数据选择器的输出为表决结果输出端； （3）结合译码器、数据选择器及（1）所述列出真值表。 1 1 1 1 1 1 1 0 11 D3 1 1 1 0 1 0 0 0 10 D2 0 0 0 0 0 0 0 0 01 D1 0 0 0 0 0 0 0 0 00 D0 111 110 101 100 011 010 001 000 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 Y A2A1A0(CDE) A4A3 (AB) 数据选择器设计组合逻辑电路：表达式比