ic设计流程简介.pptVIP

IC设计流程简介 2009.10.20 主题 前端设计 后端设计 流片 封测 前端设计 设计流程 需求分析 概要设计 详细设计 编码 设计规则检查 功能验证 综合，BSD和扫描链插入，形式验证，时序分析 时序验证 前端设计 EDA工具 仿真:VCS, Verilog-XL,NC-Verilog,Modelsim 综合:DC 时序分析:PT 形式验证:Formality 设计规则检查:Nlint,Leda 前端设计 设计关键点 合理的模块划分，明确的接口定义 先文档后编码 统一的设计语言 良好的编码风格 可测性设计:在设计早期充分考虑 交叉检查：设计人员检查他人设计 阶段性设计讨论及审核 设计复用 前端设计 验证关键点 验证规划应与设计同步 层次性验证：模块级-子系统级-系统级 避免遗留问题到下一阶段，后期解决的成本总是高于前期 验证顺序由易到难，由基本到特殊 完备的功能点提取 验证自动化 充分利用脚本语言：Shell,Perl,Tcl,Python等 专用验证语言:system verilog, system C, Vera等 严格把关测试项，以此作为设计是否通过的可量化的依据 前端设计 常见注意事项 区分组合逻辑及时序逻辑，避免LATCH 复位模式:同步复位和异步复位 不同时钟域数据交换 双触发器锁存，握手，FIFO等 格林编码，注意首尾编码是否符合要求 状态机存在死态 内部避免三态 主题 前端设计 后端设计 流片 封测 后端设计 设计流程 检查输入网表及约束 布局规划 布局，优化 时钟树综合 布线，优化 电压降，天线效应，串扰的分析和优化 DRC, LVS 流片 后端设计 EDA工具 布局规划:Jupiter 布局布线:Astro,SE,Blast Fusion 寄生参数提取:StarRC-XT,Calibre 物理验证:Hercules, Calibre, Assura 串扰分析：PT-SI 电路仿真：Hspice, Spectre, Nanosim 后端设计 设计关键点 专人负责维护基本单元，IP及代工厂资料 约束条件合理，无遗漏 时钟，输入输出，负载等 单元布局，电源、地网络分布合理 时序驱动的布局布线 结合独立工具进行串扰，天线效应检查，提高分析准确度 PT-SI：串扰分析，Hercules:天线效应 静态时序分析和动态时序仿真相结合 ESD:IO,不同电源，地之间 后端设计 验证关键点 制定一个完整的检查列表，逐项确认 DRC, LVS参数设置:与实际使用工艺一致 ESD, LATCHUP, Antenna分析 关键网络提取，进行电路仿真 关键单元接口提取，进行电路仿真 导出GDS应包含所有掩膜层，可增加LOGO，层号等以便检查 后端设计 常见注意事项 电源地分布不合理导致电压降超过限制，影响设计性能，甚至不工作 时序约束不正确 设计不收敛，遗漏有效路径，增加面积等 布线不合理导致信号干扰 IO及各种电源地PAD排列要合理，避免导致局部供电不足 有模拟或非标准IO时，需按照其指定规则进行集成 主题 前端设计 后端设计 流片 封测 流片 流程（以下以SMIC MPW为例说明） 申请SMIC 账号，与SMIC指定人员建立直接联系 通过账号预定MPW：选择工艺，流片时间 注：应在截止时间前提交数据资料及相关信息 填写SMIC MPW Customer Foundry Service Form 表格 填写Customer Database Release Notice表格 填写Layout Design Database Information 表格 确认无误后提交，在截止日期前仍可以修改 通过SMIC提供的FTP账号上传GDS数据文件 通常在截止日期一周后，SMIC开始生产 在两到三周时间后，SMIC会通知进行JOBVIEW 通常六到八周后SMIC会寄出裸片，如果在SMIC进行封测，会直接转到其封测厂，否则寄到客户指定地点 裸片封装后即可进行后续测试 流片 下面内容为一个实际项目相关的表格 预定MPW Customer Database Release Notice表格 Customer Database Release Notice表格 Layout Design Database Information 表格 提交表格 JOBVIEW 流片 1. 预定MPW 流片 2. SMIC MPW Customer Foundry Service Form 流片 3. Customer Database Release Notice表格 流片 4. Layout Design Dat