第2章 CPLDFPGA硬件结构.pptVIP

图 2–12 Spartan系列芯片比较图 Spartan-3A尽管是一款低成本芯片，但是它还是有丰富的器件可供选择。尽管它的内部逻辑资源较少，但是它的逻辑资源是传统的CPLD的几个数量级以上，同样它还有丰富的DCM模块和内存模块，并且封装相对于传统的CPLD丰富，不仅有TQFP封装，而且还有BGA封装等等。作为Spartan-3A最有优势的I/O管脚方面，它的管脚数从最少的144根（用户自定义管脚108根）到最多的676根（用户自定义管脚502根），已经不是传统的CPLD所能达到的了，并且同种系列的FPGA的不同产品在特定的情况下可以兼容。这样如果程序过大而造成所选择的FPGA内部逻辑不够的时候，可以直接升级到内部逻辑较大的兼容的FPGA，同时不需要修改PCB布局布线，节省了时间。表2-3显示了整个Spartan-3A系列芯片的基本信息，包括逻辑门数、块RAM数、DCM数、I/O数以及封装等等，具体的芯片信息需要查询相关的数据手册。 表 2–3 Spartan-3A系列芯片基本配置表 器件 XC3S XC3S XC3S XC3S XC3S 系统门数 50K 200K 400K 700K 1400K 逻辑单元数 1,584 4,032 8,064 13,248 25,344 块RAM块数 3 16 20 20 32 块RAM比特数 54,000 288,000 360,000 360K 576K DCM数 2 4 4 8 8 最大器件I/O数 144 248 311 372 502 TQ144 108 FT256 144 195 195 FG320 248 251 FG400 311 311 FG484 372 375 FG676 502 Spartan-3A，其硬件结构还是与传统的FPGA一致，它大约有一百五十万个逻辑门，嵌入了32比特的MicroBlaze处理器和8比特的PicoBlaze控制器 与传统的CPLD相比对，它含有丰富的时钟管理模块DCM，通过DCM模块对输入时钟进行调整，可以生成相位频率可控的二级时钟或者全局时钟信号，而丰富的逻辑资源则是采用4输入的查找表来实现。在FPGA里面有着丰富的触发器，所以特别适合用来处理时序逻辑信号。同样它还有丰富的内存资源，可以配置成双口、单端口RAM，ROM以及FIFO等等。Spartan-3A的I/O管脚模块比CPLD更加丰富，特别是增加了需要的IP专用管脚和通用协议管脚，如DDR管脚、LVDS、RSDS、miniLVDS、TMDS/PPDS等类型，并且它的I/O管脚具有热插拔（Hot Swap）、驱动电流大（High Output Drive Current）、可编程的输入延时（Programmable Input Delay）等功能。Spartan-3A还有丰富的IP资源，包括DDR、DDR II、PCI、PCI-E等协议接口IP。 图 2–13 Spartan-3A基本结构图 图 2–14 Spartan-3A芯片内部基本的硬件逻辑图 Spartan-3A系列中有一款特殊的芯片，专门用来实现DSP功能的，其基本结构与Spartan-3A相似，不过相对于普通的Spartan-3A芯片而言，它的集成度更高，而且还嵌入有用来实现DSP应用的DSP48A资源。 2.6 必威体育精装版CPLD的基本结构 Lattice公司的XO系列芯片是目前在工业设计和产品设计中应用最为广泛的一款不同于传统CPLD的器件。根据等价的宏单元个数，它有四种不同的类型。最小的宏单元数有256个，最多的有2280个。与传统的CPLD不同的是，XO系列芯片还有内嵌的存取器资源、时钟管理单元PLL等结构，而这些结构以前专属于FPGA。 必威体育精装版的CPLD的硬件结构是介于传统的CPLD和传统的FPGA之间，必威体育精装版的CPLD弥补了传统CPLD和传统的FPGA之间的一块空白，通过结合两者之间的优势而实现CPLD的功能最大化 XO系列CPLD是传统CPLD和FPGA的混合体。它采用LUT结构和非易失性的方案，有多达2280个4输入的LUT、2K到8K比特的分布式存储器、多达271个用户I/O、内嵌时钟，采用TransFR的技术进行逻辑升级。 表 2–4 XO系列CPLD基本信息表 器件 LCMXO256 LCMXO640 LCMXO1200 LCMXO2280 LUT数 256 640 1200 2280 分布式RAM(Kbits) 2.0 6.1 6.4 7.7 EBR SRAM(Kbits) 0 0 9.2 27.6 EBR SRAM块(9Kbits)数 0 0 1 3 Vcc电压 1.2/1.8/2.5/3.3V 1.2/1.8/2.5/3.3V 1.2/1.8/2.5/3.3V 1.2/1.8/2.5/3.3V PLL数