武汉理工大学数字电子技术基础课件 第六章.pptVIP

第六章 时序逻辑电路的分析与设计 武汉理工大学 信息工程学院 电子技术基础课程组 5、等效的条件 设X、Y为两个现态，在任何输入下： 第一、它们的输出完全相同。 第二、它们的次态满足下列条件之一： 1、次态相同。 2、次态交错。 3、次态循环。 现态 次态 X Y Y X 次态交错 现态 次态 X A Y B A X B Y 次态循环 第六章 时序逻辑电路的分析与设计 二、隐含表法 例：简化下面的状态表 现态 次态/输出 X＝0 X＝1 A C/0 B/1 B F/0 A/1 C D/0 G/0 D D/1 E/0 E C/0 E/1 F D/0 G/0 G C/1 D/0 第一步：作隐含表 行列数相同，且均比现态数少1。 变量标注： 列：自左向右从第一个变量开始； 行：自上而下从第二个变量开始。 A B B C C D D E E F F G 表中的每一格代表一个等效对。 第六章 时序逻辑电路的分析与设计 现态 次态/输出 X＝0 X＝1 A C/0 B/1 B F/0 A/1 C D/0 G/0 D D/1 E/0 E C/0 E/1 F D/0 G/0 G C/1 D/0 第二步：顺序比较，寻找等效对 1、状态等效：打“√”； 2、状态不等效：打“×”； 3、需进一步检查：填入其次态对。 A B B C C D D E E F F G CF × √ × × × BE × × × CF AE × × × × × × × CD DE × × 第六章 时序逻辑电路的分析与设计 第三步：关联比较，确定等效对 1、若方格中的次态对是等效 对，则该方格对应的现态是等效 对。此方格不作任何标记。 2、若方格中的次态对有不等 效，则该方格对应的现态不是等 效对。此方格作标记“ / ”。 A B B C C D D E E F F G CF × √ × × × BE × × × CF AE × × × × × × × CD DE × × 等效对为： ,(A,B) 次态循环，等效 ,(A,E),(B,E) (C,F) 第六章 时序逻辑电路的分析与设计 第四步：确定最大等效类 由等效对的传递性得：（A,B,E) 等效对为： ,(A,B) ,(A,E),(B,E) (C,F) 故最大等效类为： { (A,B,E),(C,F),D,G } 然后，每一个最大等效类用一个新状态表示得： (A,B,E)→a (C,F)→b D→c G→d 第六章 时序逻辑电路的分析与设计 (A,B,E)→a (C,F)→b D→c G→d 现态 次态/输出 X＝0 X＝1 A C/0 B/1 B F/0 A/1 C D/0 G/0 D D/1 E/0 E C/0 E/1 F D/0 G/0 G C/1 D/0 代换变量，重列 状态表得： 现态 次态/输出 X＝0 X＝1 a b/0 a/1 a b/0 a/1 b c/0 d/0 c c/1 a/0 a b/0 a/1 b c/0 d/0 d b/1 c/0 删除重复行 第六章 时序逻辑电路的分析与设计 现态 次态/输出 X＝0 X＝1 a b/0 a/1 b c/0 d/0 c c/1