毕业论文：《基于EDA技术的数字时钟设计》.doc

PAGE 基于EDA技术的数字时钟设计 摘要 本文是基于QuartusII软件以及相应的实验平台完成的多功能数字计时器实验，使我们清楚地了解到我们身边的数字表的功能是怎样实现的。 设计时采用了层次设计思想，功能逐级递加。实验主要包含主体时钟基本功能电路。 主体：主要涉及模60与模24计数器、动态显示控制电路、分频器主要整点报时电路，这些电路都是以模块封装好的，以便其他电路调用。以计数器构成计时部件，通过分频器分出的1HZ脉冲计时，调用动态显示电路显示，通过整点报时电路控制蜂鸣器。在计数器级联时采用内部同步外部异步的方式，但通过简单的改变达到了同步的效果而且比同步还可靠。显示控制时为了节约资源采用动态原理。 关键字：层次设计 多功能数字时钟 同步 整点报时 VHDL Digital clock design based on EDA Technology Abstract This article is based on the QuartusII software and the corresponding experimental platform to complete a multi-function digital timer experiment, so that we clearly understand to us digital table function is how to achieve. Used in the design of the level design thought, function decreases progressively step by step. The experiment mainly includes the main body - - - - the basic functions of the circuit of clock. Subject: mainly relates to mode 60and mode 24counter, dynamic display of control circuit, the primary divider the whole point timekeeping circuit, the circuit is in module a good package, so that other circuit calls. To counter through a frequency divider which timing components, from1HZ pulse timing, called dynamic display circuit displays, through the whole point timekeeping circuit control buzzer. In counter cascade uses internal synchronous external asynchronous manner, but by simply changing the synchronization effect and is more reliable than synchronous. Display control in order to save resources by the dynamic principle. Key word: Level design Multifunctional digital clock Synchronization The whole point timekeeping The language of VHDL 目录 TOC \o 1-3 \h \z \u 1 绪论 1 1.1引言 1 1.1.1EDA简介 1 1.2VHDL简介 2 1.2.1VHDL的特点 3 1.3VHDL的设计结构 4 1.3.1VHDL的设计步骤 5 1.4 QuartusⅡ仿真软件的使用简介 5 2 数字时钟的设计依据和系统设计 8 2.1设计依据 8 2.1.1设计总体方案 8 2.1.2设计原理 8 2.1.3设计目标和方法 9 2.2系统设计 9 2.2.1数字时钟设计要求 9 2.2.2总体规划 9 3 单元电路设计与分析 11 3.1数字时钟的设计原理图分析 11 4 数字时钟模块的VHDL程序设计及仿真 13 4.1 秒频模块 13 4.1.1秒模块程序 13 4.1.2仿真波形及分析 15 4.2分模块 15 4.2.1分模块程序 15 4.2.2仿真波形及