- 1、本文档共55页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PAGE 6
PAGE i
目 录
TOC \o 1-3 \h \z \u 摘 要 h 1
Abstract h 2
第1章 绪论 h 3
1.1 课题背景及目的 h 3
1.2 国内外研究状况 h 3
1.3 课题研究方法 h 4
1.4 论文构成及研究内容 h 4
第2章 系统设计 h 5
2.1 系统组成 h 5
2.1.1 计费及显示 h 5
2.1.2 时钟及显示 h 6
2.1.3 计费开始提示 h 1
2.2 功能模块设计 h 1
第3章 硬件及软件实现 h 3
3.1 传感器及其测量系统 h 3
3.1.1传感器的选择 h 3
3.1.2 霍尔传感器的测量原理 h 4
3.1.3 集成开关型霍尔传感器 h 4
3.2 单片机 h 5
3.2.1 8051 单片机功能方块图 h 6
3.2.2 AT89S51单片机简介 h 9
3.2.3 AT89S5l与51系列单片机相比具有如下特点 h 9
3.2.4 89S51的内部框图 h 10
3.2.5 中断控制 h 12
3.2.6 单片机控制程序设计 h 13
3.3 CPLD h 17
3.3.1 CPLD的基本结构 h 18
3.3.2 CPLD的特点 h 18
3.3.3 EP1K30管脚分配 h 19
3.4 显示及按键控制系统 h 20
3.3.1 LED数码管 h 20
3.3.2 数据显示电路的设计 h 21
3.5稳压电源 h 22
第4章 系统检测及分析 h 25
4.1 系统仿真/硬件验证 h 25
4.1.1 系统的调试方法 h 25
4.1.2 系统的硬件验证 h 25
4.2 设计技巧分析 h 26
附录A: FPGA芯片引脚 h 28
PAGE 5
摘 要
本系统电源电压为+16V,速度传感器具有汽车每运行一圈提供1个脉冲信号的特性。显示器可以采用LED数码管。系统采用单片机和CPLD/FPGA的结合进行系统的主体设计, 单片机MCU芯片通过采集传感器脉冲信号进行里程计算,里程计费,利用内部定时器T0产生标准时钟信号,以计算等待时间,等待费用,同时将有关计算结果通过P0、P2口传送给CPLD/FPGA芯片。CPLD/FPGA主要完成键盘扫描,显示控制,还通过普通I/O口与单片机进行数据交换。本设计方案利用单片机和CPLD/FPGA的结合,发挥它们各自的长处,分工清晰,实际使用和操作符合大众逻辑,容易被人接受。而且,单片机丰富的I/O口和CPLD/FPGA模块化的设计为系统功能的扩展提供了空间和便利。
关键词 : 计费系统 ;单片机 ;CPLD/FPGA芯片
Abstract
The power supply voltage is + 16V, speed sensor provided with a car each lap run a pulse signal characteristics. LED digital display can be used. The system uses MCU and CPLD/FPGA systematic combination of the main design, MCU MCU chip sensor pulse signal by collecting mileage calculation, metered, using internal timer T0 generates standard clock signal to calculate the waiting time, waiting costs, while the relevant calculations by P0, P2 port to send to the CPLD/FPGA chip. CPLD/FPGA mainly to complete the keyboard scanning, display control, but also by the general I / O port for data exchange with the microcontroller. This design combined with the use of SCM and CPLD/FPGA, to play their respective strengths, division of labor is clear,
文档评论(0)