基于FPGA的串口设计毕业设计论文.doc

毕业设计（论文） 题目 基于ＦＰＧＡ的串口设计　　　　　 目录 TOC \o 1-3 \h \u 逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 FPGA的基本特点： 1）采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I/O引脚。 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 1.3课题研究的指导思想及其技术指标 自第一个大规模集成电路芯片发明后，从上世纪７０年代UART就得到广泛的应用，进过几十年发展，UART芯片的引脚名称、功能等基本没有太大改变。这些年由于一下高速Ｍodem以及一些软件要求更高的传输速率，UART芯片内部基本构架也得到扩展。UART在系统中作为接口，提供一下功能： 将计算机内部传输来的并行数据转换为传出的串行数据流。 将计算机外部的串行数据转换为字节，供计算机内部并行数据器件使用。 在输出串行数据流中加入奇偶校验，并对外部接收的数据流进行奇偶检验。 在输出串行数据流中加入启停标记，并对外部进入的数据流删除启停标记。 1.3.1UART模块 　　UART内核模块是整个设计的核心。在数据接收时，UART内核模块负责控制波特率发生器和移位寄存器同步的接收并且保存RS-232接收端口上的串行数据。在数据发送时，UART内核模块首先生产完整的发送序列，之后控制移位寄存器将序列加载到移位寄存器的内部寄存器里。最后再控制波特率发生器驱动移位寄存器将数据串行输出。 　　 1.3.2基于FPGA串口设计的技术要求 能够设计出与串行数据发送和接收的串口，可实现与ＰＣ机的通讯。 设计波特率为9600bit/s。 发送数据帧格式定义为：１位起始位，８位数据位和１位停止位。 用modelsim仿真 UART原理介绍 2.1 UART结构和工作原理 2.1.1 UART原理 UART即通用异步收发器，是一种串行通信方式。数据在传输过程中是通过一位一位地进行传输来实现通信的，串行通信方式具有传输线少，成本底等优点，缺点是速度慢。串行通信分为两种类型：同步通信方式和异步通信方式。但一般多用异步通信方式，主要因为接受和发送的时钟是可以独立的这样有利于增加发送与接收的灵活性。异步通信是一个字符接着一个字符传输，一个字符的信息由起始位、数据位、奇偶校验位和停止位组成。每一个字符的传输靠起始位来同步，字符的前面一位是起始位，用下降沿通知收方开始传输，紧接着起始位之后的是数据位，传输时低位在前高位在后，字符本身由5～8位数据位组成。数据位后面是奇偶校验位，最后是停止位，停止位是用高电平来标记一个字符的结束，并为下一个字符的传输做准备。停止位后面是不同长度的空闲位。停止位和空闲位都规定为高电平，这样可以保证起始位有一个下降沿。UART的帧格式如图2.1所示。 UART的帧格式包括线路空闲状态（idle，高电平）、起始位(start bit，低电平)、5～8位数据位(data bits)、校验位(parity bit，可选)和停止位(stop bit，位数可为1、1.5、2位)。 在串口的异步通信中，数据以字节为单位的字节帧进行传送。发送端和接收端必须按照相同的字节帧格式和波特率进行通信。其中字节帧格式规定了起始位、数据位、寄偶效验位、停止位。起始位是字节帧的开始。使数据线处于逻辑0状态 ，用于向接收端表明开始发送数据帧，起到使发送和接收设备实现同步。停止位是字节帧的终止，使数据线处于逻辑1状态。用于向接收端表明数据帧发送完毕。波特率采用标准速度9600bit/s。 这种格式是由起始位和停止位来实现字符的同步。UART内部一般有配置寄存器，可以配置数据位数（5～8位）、是否有校验位和校验的类型、停止位的位数（1，1.5，2）等设置将发送器和接收器模块组装起来，就能较容易地实现通用异步收发器总模块，而且硬件实现不需要很多资源，尤其能较灵活地嵌入到FPGA/CPLD的开发。 ２.１.２UART的结构 　　　UART的设计采用模块化的设计思想，主要分为 3个模块：数据发送模块、数据接收模块及波特率发生器控制模块。发送模块实现数据由并行输入到串行输出，接收模块实现数据由串行输入到并行输出，