电子科技大学数字逻辑设计及应用课件 第八章（2）.2.pptVIP

第8章 时序逻辑设计实践 SSI型锁存器和触发器 MSI器件：计数器、移位寄存器 其它：文档、迭代、故障和亚稳定性 同步二进制加法计数器 MSI计数器 74x163、74x163 4位二进制加法计数器（异、同步清零） 74x160、74x162 1位十进制（BCD）加法计数器（异、同步清零） 74x169 4位二进制可逆计数器 计数器可以用作分频器 任意模值计数器 —— 利用n位二进制计数器实现模m计数器 分两种情况考虑： m 2n m 2n 计数器的级联 模m计数器（ m 2n） 先进行级联，再整体置零或预置数 例：用74x163构造模193计数器 两片163级联得8位二进制计数器（0～255） —— 采用整体清零法，0～192 —— 采用整体预置数法，63～255 256－193＝63 （P512图8-40） 若 m 可以分解：m = m1?m2 分别实现m1和m2，再级联 分析下面的电路的模为多少？ 8.5 移位寄存器（shift register） MSI移位寄存器 4位通用移位寄存器74x194 4位通用移位寄存器74x194 通用移位寄存器 移位寄存器计数器 环型计数器 扭环计数器（Johnson Counter） * * 数字逻辑设计及应用 1 0 1 1 0 1 1 + 1 1 0 1 1 1 0 0 在多位二进制数的末位加 1， 仅当第 i 位以下的各位都为 1 时， 第 i 位的状态才会改变。 最低位的状态每次加1都要改变。 利用有使能端的 T 触发器实现： Q* = EN ? Q ENi = Qi-1 · Qi-2 · … · Q1 · Q0 利用 D 触发器实现： Di = (Qi-1 · … · Q1 · Q0) ? Qi Qi* = (Qi-1 · … · Q1 · Q0) ? Qi Q0* = 1 ? Q0 S0 S1 S2 S3 S4 S12 S11 S10 S9 S8 S7 S6 S5 S13 S14 S15 清零法、置数法 级联。。。 CLOCK RESET_L LOAD_L CNTEN D0 D1 D2 D3 Q4 Q5 Q6 Q7 74x163 74x163 思考：利用低位的进位控制高位的时钟行不行？ 6310 = ( 0011 1111 )2 CLK CLR LD ENP ENT A QA B QB C QC D QD RCO 74x163 CLK CLR LD ENP ENT A QA B QB C QC D QD RCO 74x163 1 1 0 0 1 1 1 1 +5V CLOCK CLR_L CLK CLR LD ENP ENT A QA B QB C QC D QD RCO 74x163 CLK CLR LD ENP ENT A QA B QB C QC D QD RCO 74x163 1 1 0 0 1 1 1 1 CLOCK CLR_L +5V Q4 Q5 Q6 Q7 EN CLK CLR LD ENP ENT A QA B QB C QC D QD RCO 74x163 0 1 1 +5V CLOCK QD QC QB QA 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 0 1 1 1 0 1 1 1 1 练习：分析下面的电路的模为多少？ CLK CLR LD ENP ENT A QA B QB C QC D QD RCO 74x163 0 1 +5V CLOCK 模12计数器 QD：12分频 占空比50％ 串行输入 serial input SERIN SEROUT 串行输出 serial output 串入串出移位寄存器 可以使一个信号延迟 n 个时钟周期之后再输出 串入