2--逻辑器件FPGA30=222.ppt

第2章 大规模可编程逻辑器件 2.1 可编程逻辑器件概述 2.2 简单可编程逻辑器件(GAL) 2.3 复杂可编程逻辑器件(CPLD) P20 2.4 现场可编程门阵列(FPGA) P26 //2.5 在系统可编程(ISP)逻辑器件 2.6 FPGA和CPLD的开发应用选择 习题 FLEX 10K系列器件 FPGA 与 CPLD 都是可编程逻辑器件。它们的规模比较大，适合于时序，组合等逻辑电路应用场合，它可以替代几十甚至上百块通用IC芯片。 它们由三大部分组成: 一个二维的逻辑块阵列，构成了PLD的核心; 输入/输出块; 连接逻辑块的互连资源，连线资源由各种长度的连线线段组成，其中也有一些可编程的逻辑开关，它们用于逻辑块之间，逻辑块与输入/输出之间的连接。 (一) 嵌入式阵列块 1.EAB 结构 2048位RAM，数据最宽8位, 地址最宽11位， EAB可用于实现 RAM, ROM ; 利用I/ O 可编程寄存器，EAB可实现同步设计, 异步设计; 2 . EAB 实现 RAM功能 (1) EAB中RAM的大小可灵活配置：将EAB 级联成”更宽”, “更深” 的RAM : 二个512*4-----512*8, MAXPLUSII软件可自动级联; (2) 实现同步RAM 及异步RAM ; (3) 用EAB实现FIFO功能 (FIFO缓冲器用于高速的突发性的数据缓存); (4) EAB 构成查找表LUT ; EAB在只读模式下编程，可构成查找表，用LUT查找表结果比用算法计算快得多, 可实现乘法器, 数字滤波器等. (1) 嵌入阵列块(EAB)----实现存储功能 , 可实现乘法器、微控制器、状态机和DSP等复杂的逻辑功能; (2) 逻辑阵列块(LAB)---逻辑阵列由逻辑块(LAB)构成. (3) 逻辑单元(LE)---每个逻辑单元有一个4输入查找表、一个可编程触发器和一个实现进位和级联功能的专用信号路径. (4) 快速通道互连-----连续布线和分段布线的比较 (5) I/O单元(IOE)---一个I/O单元(IOE)包含一个双向的I/O缓冲器和一个寄存器, IOE可用作输入、输出或双向引脚。 CPLD和PFGA的主要区别(是什么? 特点?) 什么是CPLD ? 什么是FPGA? 一. 结构上的不同(根据器件互联结构不同): FPGA : FPGA：现场可编程门阵列 1) 内部互联结构由多种长度的连线资源组成，每次布线的延迟可不同，属统计型结构; 2) 逻辑单元主体由静态存储器(SRAM) 构成的函数发生器(即查找表), 通过查找表可实现逻辑函数功能; 3) 采用SRAM工艺 含查找表逻辑单元(FPGA) 图2.13 LE结构图 CPLD :复杂可编程逻辑器件 1) 内部互联结构由固定长度的连线资源组成，布线的延迟确定, 属定型结构; 2 ) 逻辑单元主要由与或阵列组成，该结构来自典型器件PAL, GAL器件的结构; (实现逻辑功能的基本单元不同 CPLD 由与或阵列组成FPGA：FPGA 查找表) 3) 采用EEPRO工艺 任意一个逻辑组合都可以用”与-或”表达式来描述，所以该”与-或阵列 ” 结构, 能实现大量的组合逻辑功能. 图: 二.集成度不同 CPLD EEPROM 500—50 000门(颗粒大，容量有限。) FPGA SRAM 1 K ----1千万门( 颗粒小，容量较大，目前可达上千万门) 三 使用范围不同: CPLD逻辑能力强, 而寄存器少(1K左右), 适用于控制密集型系统， FPGA逻辑能力较弱, 但寄存器多( 100K) ,适用于数据密集型系统; 四. 使用方法的不同( 生产工艺不同) FPGA采用RAM工艺;需用专门的ROM进行数据配置. CPLD采用 CMOS EEPROM 工艺，可电擦除、可重复编程。 CPLD 与 FPGA的选择 CPLD选用: 1.密集型设计; 2.中小规模(1000----50 000); 3.免费软件支持;4.编程数据不丢失, 电路简单; 5. ISP特性, 编程加密; 6. 布线延迟固定, 时序特性稳定. FPGA选用: 1.数据密集型; 2大规模设计( 5000---数百万门 ); 3.SOC( 单片系统)设计; 4.ASIC的设计, 仿真; 5.布线灵活但时序特性不稳定; 6. 需用专门的ROM进行数据配置. 主要差别： 1） CPLD：与-或阵列 2）工艺不同 CPLD：EPROM工艺 FPGA：SRAM工艺