eda课程设计心得.docVIP

eda课程设计心得 　　篇一：EDA课程设计 　　课 程 设 计 　　课程名称 硬件描述语言与EDA技术 题目名称 硬件描述语言与EDA技术实践 学生学院 材料与能源 专业班级 13微电子学(2)班学 号 3113007232学生姓名 曹 兴 聪指导教师 陈 先 朝 　　2016年 6月 6日 　　广东工业大学课程设计任务书 　　题目名称 学生学院 专业班级 姓 名 学 号 　　硬件描述语言与EDA技术实践 　　材料与能源学院 13微电子学(2)班 　　曹兴聪 3113007232 　　一、课程设计的内容与要求 　　1. 系统功能分析，分模块层次化设计； 2. 实现系统功能的方案设计； 　　3. 编写各功能模块Verilog HDL语言程序； 4. 对各功能模块进行编译、综合、仿真和验证； 　　5. 顶层文件设计，可用Verilog HDL语言设计，也可以用原理图设计； 6. 整个系统进行编译、综合、仿真和验证； 　　7. 在CPLD/FPGA实验开发系统试验箱上进行硬件验证； 8. 按所布置的题目要求，每一位学生独立完成全过程。 　　二、课程设计应完成的工作 　　1. 所要求设计内容的全部工作； 2. 按设计指导书要求提交一份报告书； 　　3. 提交电子版的设计全部内容：工程目录文件夹中的全部内容，报告书 　　三、课程设计进程安排 　　I 　　四、应收集的资料及主要参考文献 　　1. 陈先朝，硬件描述语言与EDA技术实践指导书，2016年5月 　　2. 潘松等编著，EDA技术与Verilog HDL ，电子工业出版社，2016年； 3. 现代数字电子技术及Verilog设计，清华大学出版社，2016年； 　　4. 王金明等编著，EDA技术与Verilog HDL设计，电子工业出版社，2016年； 5. 刘靳等编著，Verilog程序设计与EDA ，西安电子科技大学出版社，2016年； 6. 刘福奇主编，Verilog HDL 应用程序设计实例精讲，电子工业出版社，2016年； 7. 周润景等主编，基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解，电子工业出 　　版社，2016年。 　　发出任务书日期： 2016年6月 6日 指导教师签名： 计划完成日期： 2016年6月 10日 基层教学单位责任人 　　签章： 主管院长签章： 　　II 　　摘要 　　本次设计的题目是“简易数字钟”，基本的要求是设计一个以“秒”为基准信号的简易数字钟，显示时、分、秒，同时实现整点报时和清零。在设计中考虑到实际应用的方便性，我增加了一个校时模块。主要的设计思路是通过把系统的功能分解，用模块层次化的方法，来实现整个系统的方案设计。主要包含的模块有：（1）秒模块；（2）分模块；（3）时模块；（4）校时模块；（5）整点报时模块；（6）数码管显示模块。通过1Hz的秒脉冲来实现时分秒的基本计数，通过1kHz的脉冲来实现数码管的动态扫描，从而实现6位数码管同时显示。 　　III 　　篇二：eda课程设计报告 　　郑州航空工业管理学院 　　《EDA技术及应用》课程设计报告 　　题 目 姓 名 学号同组同学 指导教师 　　二О 年 月 日 　　一、 交通灯控制器的功能介绍 设计要求 　　（1）主干道通行（绿灯）：支干道有车24秒；支路红灯，数码管实时显示倒计时的秒，秒计时的频率为1Hz 。 　　（２）主干道缓冲（黄灯）：6秒，(不显示计数)，秒计时的频率为1Hz 。 　　（３）支路通行（绿灯）：20秒，主干道红灯，数码管实时显示倒计时的秒，秒计时的频率为1Hz 。 　　（４）支路缓冲（黄灯）：6秒，不显示，秒计时的频率为1Hz 。 数码管采用动态显示。 其他要求： 　　（1）晶振为12 MHz 　　（2）采用CPLD 器件，为ALTERA 的EPM7064SL-44 （3）采用数码管显示 　　芯片图： 　　1、 电路图 　　二、 硬件设计 　　接到芯片板上，通电测试， 　　码→通过下载电缆将代码传送并存储在CPLD芯片中。7128这块芯片 　　CPLD的工作大部分是在电脑上完成的。打开集成开发软件→画原理 　　输出锁定（7064的44个输入、输出管脚可根据需要设定）→生成代 　　图、写硬件描述语言（VHDL，Verilog）→编译→给出逻辑电路的输 　　各管脚已引出，将数码管、抢答开关、指示灯、蜂鸣器通过导线分别 　　入激励信号，进行仿真，查看逻辑输出结果是否正确→进行管脚输入、 　　接芯片 　　数码