中国科学技术大计算机学院.docVIP

中国科学技术大学计算机学院 高级计算机系统结构课程案例 案 例 名 称：多核处理器中二级Cache 划分方案研究 成 员 名 单： 金瑛棋 指 导 教 师： 吴俊敏 中国科学技术大学计算机科学与技术学院 日期： 2009年 7 月 10 日 摘 要 随着半导体工艺的发展，集成电路的特征尺寸不断缩小，制作工艺的加工精度不断提高，同时硅片的面积不断增大，芯片上可以集成大量的晶体管。但是由于芯片的最大功耗、线延迟和所剩无己的可以有效发掘的指令级并行这三方面的原因，传统处理器结构的发展空间已经越来越小。正因为如此，多核体系结构应运而生，尤其是分片式多核体系结构更是前景乐观。 多核处理器片上存储层次设计是从传统的多处理器系统借鉴而来的。目前的商用多核处理器都采用私有一级Cache设计，而二级 Cache则有私有和共享两种设计方案。①、私有L2 Cache：每个处理器核有一个私有的L2片段并且可以根据需要自由的复制数据。这使得每个核可以迅速地访问到所需数据，从而降低了平均访问延迟。然而，私有L2 Cache所提供的有限Cache空间通常会引起很多容量失效，从而导致了昂贵的片外内存访问。另外，为了保持共享数据在多个私有L2 Cache之间的一致性，通常需要一个复杂的一致性协议；②、共享L2 Cache：每个Cache块有一个唯一的副本并且允许处理器核之间共享Cache容量。这样既可以提高片上Cache容量的利用率，又在一定程度上减少了片上失效数。另外，由于一个内存块只能被映射到Cache中一个唯一的位置上，这大大简化了一致性协议的设计。不幸的是，由于某个核所需要的数据可能被保存在距离该核较远的片段上，随着线延迟的增加，共享L2 Cache的平均命中延迟会比私有设计更高。 本文将在已有的共享二级Cache仿真器基础上，设计实现一种私有二级Cache仿真器。并为此做了以下三部分工作：1、详细分析了共享二级Cache仿真器；2、设计并实现了仿真器的各个关键部件，主要包括Cache、缺失队列和回写队列；3、对仿真器的Cache参数敏感程度、可扩放性进行分析 本文分析多核处理器上典型负载行为，随后对共享、私有二级Cache两种仿真器进行性能比较，说明共享、私有二级Cache两种结构的优缺点，从而提出一种合理的混合二级Cache结构。 关键词　多核处理器；二级Cache；混合Cache结构；多线程负载 目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc233772753 摘 要 PAGEREF _Toc233772753 \h 1 HYPERLINK \l _Toc233772754 Abstract PAGEREF _Toc233772754 \h 2 HYPERLINK \l _Toc233772755 第1章 绪论 PAGEREF _Toc233772755 \h 4 HYPERLINK \l _Toc233772756 1.1半导体工艺的发展及其对处理器结构的影响 PAGEREF _Toc233772756 \h 5 HYPERLINK \l _Toc233772757 1.2传统处理器结构的限制 PAGEREF _Toc233772757 \h 5 HYPERLINK \l _Toc233772758 1.3多核体系结构 PAGEREF _Toc233772758 \h 6 HYPERLINK \l _Toc233772759 1.4课题研究内容及意义 PAGEREF _Toc233772759 \h 7 HYPERLINK \l _Toc233772760 1.5本文结构 PAGEREF _Toc233772760 \h 7 HYPERLINK \l _Toc233772761 第2章 多核处理器Cache设计的关键问题 PAGEREF _Toc233772761 \h 8 HYPERLINK \l _Toc233772762 2.1引言 PAGEREF _Toc233772762 \h 9 HYPERLINK \l _Toc233772763 2.2多核处理器中的Cache 结构 PAGEREF _Toc233772763 \h 9 HYPERLINK \l _Toc233772764 2.3多核处理器中的缓存一致性协议 PAGEREF _Toc233772764 \h 11 HYPERLINK \l _Toc233772765 2.4共享二级Cache仿真器分析 PAGEREF _Toc233772765 \h 12 HYPERLINK \l _Toc233772766 2.4.1