数电-可编程逻辑器件.pptVIP

课程回顾： 概述 时序逻辑电路的含义、构成及结构特点、分类 时序逻辑电路的分析方法 同步时序逻辑电路的分析方法（含义、步骤） 时序逻辑电路的表达方法（状态转换表、状态转换图和时序图） 若干常用的时序逻辑电路——寄存器和移位寄存器 工作原理（D触发器） 移位寄存器扩展 课程回顾： 若干常用的时序逻辑电路——计数器 计数器应用及分类 同步计数器 同步二进制计数器（加法/减法） 原理、特性方程、状态转换表/图、波形图、74161应用 同步十进制计数器（加法/减法） 原理、特性方程、状态转换表/图、波形图、74160应用 异步计数器 异步计数器构成方法与分析方法 任意进制计数器的构成方法 74160/74161扩展方法（置零法、置数法） 课程回顾： 时序逻辑电路的设计方法 1.同步时序逻辑电路的设计方法 设计步骤: 逻辑抽象，得出电路的状态转换图或状态转换表 状态化简 状态分配 选定触发器的类型，求出电路的状态方程、驱动方程和输出方程 根据得到的方程式画出逻辑图 检查设计的电路能否自启动 第八章 可编程逻辑器件 内容摘要： 本章集中介绍可编程逻辑器件的特点及应用。 分别介绍FPLA、PAL、GAL、EPLD、CPLD、FPGA等各种可编程逻辑器件的特点，然后简要介绍可编程逻辑器件的编程方法。 本章主要内容 概述 *现场可编程阵列逻辑（FPLA） 可编程阵列逻辑（PAL） 通用阵列逻辑（GAL） 可擦除的可编程逻辑器件（EPLD） 复杂可编程逻辑器件（CPLD） 现场可编程门阵列（FPGA） *在系统可编程通用数字开关（ispGDS） PLD的编程 8.1 概述 一、PLD的基本特点 1. 数字集成电路从功能上有分为通用型、专用型两大类。 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来定制的。 数字 系统 8.1 概述 二、PLD的发展和分类 PROM是最早的PLD PAL 可编程阵列逻辑 GAL 通用阵列逻辑 EPLD 可擦除的可编程逻辑器件 CPLD 复杂可编程逻辑器件 FPGA 现场可编程门阵列 三、LSI中用的逻辑图符号 8.1 概述 8.3 可编程阵列逻辑（PAL） 8.3.1 PAL的基本电路结构 一、基本结构形式 可编程“与”阵列+固定“或”阵列+输出电路。 最简单的形式为： 二、编程单元 出厂时，所有的交叉 点均有熔丝；编程时将有 用的熔丝保留，无用的熔 丝熔断，即得到所需电路。 8.3.2 PAL的输出电路结构和反馈形式 一、专用输出结构 用途：产生组合逻辑电路。 二、可编程输入/输出结构 用途：组合逻辑电路，有三态控制可实现总线连接可将输出作输入用。 8.3.2 PAL的输出电路结构和反馈形式 三、寄存器输出结构 用途：产生时序逻辑电路 四、异或输出结构 用途：时序逻辑电路、还可便于对“与-或”输出求反。 8.3.2 PAL的输出电路结构和反馈形式 五、运算选通反馈结构 用途：时序逻辑电路、可产生A、B的十六种算术、逻辑运算。 8.3.2 PAL的输出电路结构和反馈形式 8.4 通用阵列逻辑 GAL PAL器件已经给逻辑设计者带来了很大的灵活性，但是PAL器件采用熔丝工艺，一旦编程（烧录）后便不能改写。另外，虽说PAL器件的输出结构有多种形式，但对每一种型号的PAL器件来说，其输出结构是固定的，用户不能改变，且型号太多，通用性差，使设计者在选择最佳型号时遇到困难。 通用阵列逻辑器件GAL不但弥补了上述不足，而且还能和PAL器件100%地兼容。GAL器件在制造工艺上，采用了E2CMOS工艺，使其可以反复编程。在结构上，它不但直接继承了PAL器件的由一个可编程的“与”阵列驱动一个固定的“或”阵列的结构，而且还具有输出逻辑宏单元（OutLogic Macro Cell，简称OLMC）。通过对OLMC编程实现多种工作模式的输出，使用起来比PAL更加灵活方便。 8.4.1 GAL的电路结构 可编程“与”阵列 + 固定“或”阵列 + 可编程输出电路（OLMC） 8.4.2 输出逻辑宏单元（OLMC） 8.5 可擦除的可编程逻辑器件EPLD 一、 EPLD的基本结构 相当于“与-或”阵列（PAL） + OLMC。 二、 EPLD的特点 采用CMOS工艺，具有低功耗、高噪声容限的特点； 采用UVEPROM工艺，以叠栅注入MOS管作为编程单元，可靠性高、可改写、集成度高、造价低； 输出部分采用了可编程OLMC。 8.6 复杂的可编程逻辑器件（CPLD） 复杂的可编程逻辑器件（CPLD）可以认为是从EPLD演变而来，将若干个类似于GAL的功能模块和实现互连的开关矩阵集成于同一芯片上，就形成了所谓的CPLD。