微机原理第4章-总线.pptVIP

第4章：等待状态Tw的插入 2, 最小组态下的时序（基本时序） 1) 存储器读总线周期：CPU从存储器读数据 2) 存储器写总线周期：CPU将数据写入存储器 3) I/O读总线周期； 4) I/O写总线周期； 1)存储器读周期（以存储单元为源操作数的指令引起） READY （高电平） DT/R* DEN* T4 T3 T2 T1 ALE CLK A19/S6 ~ A16/S3 A15 ~ A8 AD7 ~ AD0 A15 ~ A8 A7 ~ A0 输入数据 A19 ~ A16 S6 ~ S3 IO/M* RD* 1)存储器读周期（此时WR*无效） T1: IO/M*=0 (至T4 ),选中存储器； 输出20位存储器地址A19 ~ A0(应保持至T4)； ALE=1，地址锁存信号； DT/R*=0，可连接245芯片（读数，接收） T2：A19~A16→S6~S3(至T4 ); AD7~AD0→高阻态（准备读数）； RD*=0，明确存储器读入操作； DEN*=0，可连接245芯片（选通，工作） T3（和Tw）： AD7~AD0数据输入至数据总线 T4：CPU对数据总线采样，读入了数据 一般：T1+T2+T3+T4为1个总线周期 2)存储器写周期（以存储单元为目的操作数的指令引起） T4 T3 T2 T1 ALE CLK A19/S6 ~ A16/S3 A15 ~ A8 AD7 ~ AD0 A15 ~ A8 A7 ~ A0 输出数据 A19 ~ A16 S6 ~ S3 IO/M* WR* READY （高电平） DT/R* DEN* 与存储器读周期不同：RD*→WR*AD7~AD0无高阻态 DT/R* →1 * * * * * * 微机原理、汇编与接口技术 （第2版） 4.1 4.2 4.3 总线概述 8086/8088的CPU总线 Pentium的CPU总线 第4章 总线 4.4 局部总线 4.5 通用外部总线 4.6 Pentium微型计算机系统 第4章学习： 总线概述 8086/8088的引线功能 最小/最大组态下的CPU系统 8088的时序 ISA总线 # 为理解指令，为CPU与存储器、接口芯片设计打基础 4.1 总线概述 总线：连接数字系统元件的公用信号线 4.1.1总线分类 功能分类：数据、地址、控制总线 层次分类：内部、局部、外部总线 1，内部总线：微处理器内部信息通道 CPU总线: 内部总线的对外引线（对主板） 2，局部总线：CPU与主板间的信息通路 3，外部总线（通信总线）：微机系统之间，微机与外设之间的信息通道 4.1.2总线操作 总线操作：通过总线进行信息交换 同一时刻 信息交换是在一主控设备与一从属设备间进行（一一对应） 仅有一个主控设备占用总线 总线仲裁（多个请求时） 4.3 Pentium的CPU总线 第4章 总线 4.4 局部总线 4.5 通用外部总线 4.6 Pentium微型计算机系统 4.1 总线概述 8086/8088的CPU总线 4.2 4.2 8086/8088的CPU总线 8086与8088的主要区别（学习8088） 地址／数据复用线：8086为16位AD15～AD0； 8088仅有AD7～AD0 存储器与I／O接口选通信号： 8086为M／IO，即高→存储器操作，低→I／O操作；而8088则反之 4.2.1 8088的引线及功能 数据与 低8位地址 分时复用 状态与 高4位地址 分时复用 最大 （最小） 组态下 的控制 信号 8088 CPU引线的排列 与组态 无关 的引线 电源和定时线 控制 工作 组态 8088CPU引线信号： 1.地址和数据线 2.控制和状态线 3.电源和定时线 学习注意 ⑴ 引脚的功能 ⑵ 信号的流向 ⑶ 有效电平 ⑷ 三态能力 MX或MX*表示低电平有效 1. 地址和数据线 AD7 ~ AD0：低8地址/数据线 分时复用，先地后数、双向、三态 A15 ~ A8：中8地址线 专用，输出、三态 A19/S6 ~ A16/S3：高4地址/状态线 分时复用，先地后状、输出、三态 2. 控制和状态线 两类：与8088组态有关 与8088组态无关 最小组态: 构成系统较小，控制总线由CPU提供 (引脚MN/MX*=1时) 最大组态: 构成系统较大，控制总线由8288提供 (引脚MN/MX*=0时) #